計(jì)算機(jī)組成原理問答題整理

1、1.2.3.4.5.CPU 包括計(jì)算機(jī)的控制器和運(yùn)算器。顯示適配器中的顯示緩沖存儲(chǔ)器用于存放主存中已修改好的點(diǎn)陣數(shù)據(jù)寫入刷存。多體交叉存儲(chǔ)主要解決擴(kuò)充速度問題。cache 的功能全由硬件實(shí)現(xiàn)。對(duì)于 64 位加減邏輯運(yùn)算，采用CLA 部件實(shí)現(xiàn)兩級(jí)先行進(jìn)位邏輯需要16 個(gè) 74181 和 5 個(gè)74182 。6. 說明動(dòng)態(tài)內(nèi)存的三種刷新方式的工作原理并分析各自的特點(diǎn)答：動(dòng)態(tài)內(nèi)存的三種刷新方式分別是集中式、分散式和異步式。集中式是在一個(gè)刷新周期的前一段時(shí)間用來進(jìn)行讀寫，后一段時(shí)間集中進(jìn)行刷新。缺點(diǎn)是存在死時(shí)間。分散式是讀寫一個(gè)周期，刷新一個(gè)周期。缺點(diǎn)是效率低。異步式是將刷新周期根據(jù)行數(shù)分成若干份，在

2、每一份時(shí)間內(nèi)的前一段時(shí)間用來讀寫，再用一個(gè)周期刷新一行。它綜合了前兩者的特點(diǎn)DRAM 和 SRAM 勺區(qū)別以及 DRAM 勺刷新方式答：與靜態(tài)的RAM 相比 ,動(dòng)態(tài)RAM 的主要特點(diǎn)是需要定期刷新，而靜態(tài)的RAM 不需要刷新，與 ROM 相比 ,RAM 勺主要特點(diǎn)是既可讀也可以寫，而 ROM 在 正常工作時(shí)只讀不寫。刷新方式分為：集中式刷新，DRAM 勺所有行在每一個(gè)刷新周期中都被刷新。分散式刷新，每一行勺刷新插入到正常勺讀寫周期之中說明 cache 和主存地址映射勺三種方式勺工作原理以及各自勺優(yōu)缺點(diǎn)。答: 全相聯(lián)映射將主存中一個(gè)塊勺地址與塊勺內(nèi)容一起存于cache 勺行中，其中塊地址存于ca

3、che 行勺標(biāo)記部分中。主存勺一個(gè)塊直接拷貝到cache 中勺任意一行上，這種方式非常靈活，但在地址映射時(shí)要將主存塊號(hào)與所有cache 行勺標(biāo)記同時(shí)比較，比較器電路難于設(shè)計(jì)和實(shí)現(xiàn)，故只應(yīng)用于小容量勺cache ；直接映射是一種多個(gè)主存塊對(duì)應(yīng)一個(gè)cache 行的關(guān)系，一個(gè)塊號(hào)j 的主存塊，按 i=jmod m 映射 cache 行號(hào)為i 勺行，其中m 為 cache 行數(shù)，這種方式硬件實(shí)現(xiàn)簡(jiǎn)單，但不靈活，容易發(fā)生沖突，cache 的利用率低；組相聯(lián)映射將cache 分為若干組，每組若干行，組間采用直接映射，組內(nèi)采用全相聯(lián)映射，兼顧了前兩種方式的優(yōu)點(diǎn)，所以得到了較為廣泛的應(yīng)用。流水 CPU 中的三

4、種相關(guān)是什么，并加以解釋答：流水過程中會(huì)出現(xiàn)資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。資源相關(guān)是指多條指令進(jìn)入流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭(zhēng)用同一個(gè)功能部 件所發(fā)生的沖突。 在一個(gè)程序中， 如果必須等前一條指令執(zhí)行完后， 才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關(guān)。控制相關(guān)是 由轉(zhuǎn)移指令引起的流水線斷流的情況影響流水線 CPU 效率的主要因素有哪些？試舉例說明。答：影響流水線cpu 效率的主要因素有資源相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。如兩條指令爭(zhēng)用同一資源，后一條指令要用前一條指令的結(jié)果，或程序中有大量的跳轉(zhuǎn)語句10.說明總線的集中式仲裁的三種方式的工作原理和各自的特點(diǎn)答：總線的集中式仲裁方式有鏈?zhǔn)讲樵兎绞?/p>

5、、計(jì)數(shù)器定時(shí)查詢方式和獨(dú)立請(qǐng)求方式三種，其中鏈?zhǔn)讲樵兎绞绞峭ㄟ^總線授權(quán)信號(hào)的逐級(jí)下達(dá)來實(shí)現(xiàn)優(yōu)先級(jí)的排隊(duì)，其優(yōu)點(diǎn)是線少，缺點(diǎn)是優(yōu)先級(jí)不可變且鏈路故障敏感；計(jì)數(shù)器定時(shí)查詢方式是通過用一組地址線輸出計(jì)數(shù)值來查詢與計(jì)數(shù)值相符的總線請(qǐng)求，其優(yōu)點(diǎn)優(yōu)先級(jí)可固定也可變化，比較靈活，缺點(diǎn)是相對(duì)鏈?zhǔn)讲樵兌?，線要多些；獨(dú)立請(qǐng)求方式是用各自獨(dú)立的總線請(qǐng)求和總線授權(quán)線來實(shí)現(xiàn)的，其優(yōu)點(diǎn)是響應(yīng)速度快，缺點(diǎn)是線更多中斷的響應(yīng)順序和中斷的處理（完成）順序分別由什么因素決定？是否一定相同？為什么？答: 中斷的響應(yīng)順序由中斷控制器的內(nèi)部排隊(duì)電路決定，而中斷的響應(yīng)順序由中斷屏蔽寄存器的設(shè)置決定，兩者不一定相同，如果不是對(duì)每個(gè)中斷源

6、的中斷屏蔽寄存器設(shè)置為屏蔽同級(jí)和低先級(jí)的中斷，則先響應(yīng)的高優(yōu)先級(jí)中斷有可能被同級(jí)或低優(yōu)先級(jí)中斷所打斷，而這后響應(yīng)的中斷服務(wù)程序若屏蔽了所有中斷源，則會(huì)先執(zhí)行完中斷服務(wù)12?比較通道、DMA中斷三種基本I / O 方式的異同點(diǎn)。答:通道是通過執(zhí)行通道指令來實(shí)現(xiàn)輸入 /輸出的； DMA 是由線控制權(quán)后，直接在內(nèi)存與外設(shè)之間實(shí)現(xiàn)數(shù)據(jù)傳送的；中斷是通過DMA控制器在獲得總CPU 在響應(yīng)中斷時(shí)，轉(zhuǎn)入中斷服務(wù)程序，執(zhí)行輸入/輸出指令來完成輸入/ 輸出的13. 說明單級(jí)中斷的處理流程答： cpu 執(zhí)行完一條指令后，判斷是否有中斷請(qǐng)求，如果有就響應(yīng)中斷。首先關(guān)中斷，找出中斷源，保存 cpu 現(xiàn)場(chǎng)，然后執(zhí)行中斷

7、服務(wù)程序，恢復(fù)現(xiàn)場(chǎng)，開中斷，返回主程序14.指令和數(shù)據(jù)均存放在內(nèi)存中，CPU 是如何從時(shí)間和空間上區(qū)分他們是指令還是數(shù)據(jù)的？答： 時(shí)間上， 在取指周期從內(nèi)存中取出的是指令， 指令流在空間上由內(nèi)存流向控制器； 時(shí)間上， 在取指之后的執(zhí)行周期里， 從內(nèi)存取出的是數(shù)據(jù)， 數(shù)據(jù)流在空間上由內(nèi)存流 向運(yùn)算器。15.從操作數(shù)所在位置和取數(shù)的速度兩個(gè)方面說明寄存器尋址與寄存器間接尋址、與直接尋址的區(qū)別？立即尋址答: 寄存器尋址的操作數(shù)在CPU 內(nèi)部的寄存器中，而寄存器間接尋址的操作數(shù)在內(nèi)存中，前者取數(shù)速度快于后者；立即尋址的操作數(shù)是指令代碼的一部分，取出指令即得到操作數(shù)， 而直接尋址操作數(shù)在內(nèi)存中，需要根據(jù)

8、要取指后再按指令中的形式地址再訪問一次內(nèi)存16.簡(jiǎn)述總線接口三種信息傳送方式：串行傳送、并行傳送和分時(shí)傳送的主要特點(diǎn)和應(yīng)用場(chǎng)合。答: 串行傳送是用一根線以脈沖的形式傳送所有信息，速度較慢，適合于遠(yuǎn)距離傳送；并行傳送用多根（每位一根）線傳送所有信息，速度較快，適合于近距離傳送；分時(shí)傳送常用于在同一組線上按時(shí)間片傳送地址和數(shù)據(jù)信息，也可以指共享總線的部件分時(shí)使用總線17.某 32 位計(jì)算機(jī)的指令格式如下，請(qǐng)從指令數(shù)、尋址方式、指令類型等方面說明其指令特點(diǎn)。答: 該指令為單字長(zhǎng)雙操作數(shù)指令，操作數(shù)之一由尋址方式和寄存器構(gòu)成，尋址方式有2bit ，所以可以有4 種，寄存器編碼有4bit ，所以寄存器可

9、多達(dá)16 個(gè)，另一操作數(shù)由形式地址D 指定，因?yàn)樾问降刂氛?0 位，所以可直接尋址范圍是1M地址空間。根據(jù)尋址方式的不同，指令可以是RS型、也可以是SS 型；因?yàn)?P為 6 位，所以可以有最多64 條指令18.現(xiàn)代計(jì)算機(jī)系統(tǒng)作為軟硬件結(jié)合的整體，可分為哪幾個(gè)層次，請(qǐng)按從硬件級(jí)到軟件級(jí)順序?qū)懗觯?答： 現(xiàn)代計(jì)算機(jī)系統(tǒng)可分為五個(gè)層次，第一級(jí)是微程序設(shè)計(jì)級(jí)；第二級(jí)是一般機(jī)器級(jí)；第三級(jí)是操作系統(tǒng)級(jí)；第四級(jí)是匯編語言級(jí)；第五級(jí)是高級(jí)語言級(jí)19. ASCII 碼是 7 位，如果設(shè)計(jì)主存單元字長(zhǎng)為32 位，指令字長(zhǎng)為12 位，是否合理？為什么？答:不合理。指令最好半字長(zhǎng)或單字長(zhǎng)，設(shè)16 位比較合適。一個(gè)字符

10、的ASCII 是 7位，如果設(shè)計(jì)主存單元字長(zhǎng)為32 位，則一個(gè)單元可以放四個(gè)字符，這也是可以的，只是在存取單個(gè)字符時(shí)，要多花些時(shí)間而已，不過，一條指令至少占一個(gè)單元，但只占一個(gè)單元的 12 位，而另 22 位就浪費(fèi)了，這樣看來就不合理，因?yàn)橥ǔ巫珠L(zhǎng)指令很多，浪費(fèi)也就很大了說明磁表面存儲(chǔ)器存取信息的原理答:通過電磁變換，利用磁頭寫線圈的脈沖電流，可把一個(gè)二進(jìn)制代碼轉(zhuǎn)換成栽磁體存儲(chǔ)元的不同剩磁狀態(tài)；反之，通過磁電變換，利用磁頭讀出線圈，可將由存儲(chǔ)元的不同剩磁狀態(tài)表示的二進(jìn)制代碼轉(zhuǎn)換成電信號(hào)輸出指令格式結(jié)構(gòu)如下所示，試分析說明指令格式及尋址方式特點(diǎn)。1512 119 86 53 20OP尋址方式寄

11、存器尋址方式寄存器(1)答:該指令為單字長(zhǎng)雙操作數(shù)指令，源操作數(shù)和目的操作數(shù)均有尋址方式和寄存器構(gòu)成，寄存器均有 8 個(gè)，尋址方式均有4 種。(2)根據(jù)尋址方式的不同，指令可以是RR 型、 RS 型、也可以是SS 型；因?yàn)?0P 為 4 位，所以可以有最多功能16 條指令。說明浮點(diǎn)加減運(yùn)算的操作流程。答:對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、判溢出、舍入處理列出至少 5 種數(shù)據(jù)尋址方式并說明各自的工作原理。答:隱含尋址一一操作數(shù)隱含于操作碼之中立即尋址一一操作數(shù)由指令直接給出寄存器尋址一一操作數(shù)在指令指定的寄存器中直接尋址一一操作數(shù)地址由指令直接給出寄存器間接尋址一一操作數(shù)地址在指令指定的寄存器中說明存儲(chǔ)器

12、中通常采用雙譯碼結(jié)構(gòu)的原因。答:采用雙向譯碼的目的是為了減少譯碼器的復(fù)雜度和輸出線的數(shù)目，如 12 位地址 ,如果是單向譯碼，則譯碼器的輸出線達(dá)212 = 4096 ，而采用兩個(gè)6:64 的雙向譯碼，則譯碼器復(fù)雜度減小，同時(shí)輸出線可降為64 + 64= 12825. 用方框語言說明add,jmp,cla 指令的工作流程答：說明浮點(diǎn)數(shù)加法的工作流程a-零操作數(shù)檢查b-對(duì)階操作，由小階碼向大階碼對(duì)c-尾數(shù)加減d-結(jié)果規(guī)格化，如果出現(xiàn)階碼溢出，則報(bào)告溢出27. 說明dma方式的工作原理答： dma是直接內(nèi)存訪問，是一種完全由硬件執(zhí)行i/o交換的工作方式。在這種方式中，dma控制器從cpu完全接管對(duì)總

13、線的控制，數(shù)據(jù)交換不經(jīng)過cpu ，而直接在內(nèi)存和i/o設(shè)備之間進(jìn)行。dma方式一般用于高速傳送成組數(shù)據(jù)。Dma控制器將向內(nèi)存發(fā)出地址和控制信號(hào)，修改地址，對(duì)傳送的字的個(gè)數(shù)計(jì)數(shù)，并且以中斷的方式向cpu 報(bào)告?zhèn)魉筒僮鞯慕Y(jié)束簡(jiǎn)述存儲(chǔ)器間接尋址方式和相對(duì)尋址方式的含義，說明其尋址過程。答：存儲(chǔ)器間接尋址方式指的是由指令給出的是一個(gè)存儲(chǔ)器地址，而該地址單元中的內(nèi)容是另一個(gè)地址，再按此地址訪問存儲(chǔ)器才可得到操作數(shù)，其優(yōu)點(diǎn)是靈活，缺點(diǎn)是需兩次訪問內(nèi)存才能獲得操作數(shù)，所以現(xiàn)在已經(jīng)很少使用，相對(duì)尋址方式是操作數(shù)地址為當(dāng)前程序計(jì)數(shù)器內(nèi)容加一個(gè)偏移量，這種方式的優(yōu)點(diǎn)是程序具有可浮動(dòng)性，即內(nèi)存中移動(dòng)不需修改機(jī)器碼。

14、28. 微程序控制器主要由哪幾部分構(gòu)成？說明各部分的功能答: 微程序控制器主要由控制存儲(chǔ)器，微指令寄存器和地址轉(zhuǎn)移邏輯三大部分構(gòu)成，其中，控制存儲(chǔ)器用來存儲(chǔ)全部指令的微程序，微指令寄存器用來保存當(dāng)前從控制存儲(chǔ)器中取出的一條微指令，而地址轉(zhuǎn)換邏輯用來根據(jù)指令操作碼、狀態(tài)條件和 P 字段實(shí)現(xiàn)微程序的轉(zhuǎn)換29.什么是軟、硬件邏輯功能等效性？試舉例說明。答：軟、硬件邏輯功能等效性是指計(jì)算機(jī)的任何操作可以軟件來實(shí)現(xiàn)，也可以由硬件來實(shí)現(xiàn)，任何指令的執(zhí)行可以由硬件來完成，也可以用軟件來完成，例如乘法指令，早期的 8位機(jī)通常由軟件來實(shí)現(xiàn)，現(xiàn)在都是由硬件來完成30.微程序控制的基本理原理是什么？指令、微程序、微指令三者的關(guān)系如何答：微程序控制的基本理原理是存儲(chǔ)微程序，并按不同的指令來執(zhí)行不同的微程序。指令、微程序、微指令三者的關(guān)系是一條指令是由若干條微指令構(gòu)成的微程序來解釋執(zhí)行的31.總線的定時(shí)有同步定時(shí)和異步定時(shí)兩種，試簡(jiǎn)述其主要特點(diǎn)答：總線的定時(shí)采用公共時(shí)鐘，由統(tǒng)一的時(shí)鐘來協(xié)調(diào)發(fā)送與接收的同步關(guān)系，異步定時(shí)不需要統(tǒng)一的公共時(shí)鐘，總線周期可變，由聯(lián)絡(luò)信號(hào)來協(xié)調(diào)發(fā)送與接收的