數(shù)據(jù)邏輯 課件

1、同學(xué)們好！1半導(dǎo)體基礎(chǔ)知識 Semiconductor 本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge兩種載流子半導(dǎo)體中有兩種載流子: 帶負(fù)電的自由電子和帶正電的空穴。2雜質(zhì)半導(dǎo)體N型半導(dǎo)體多數(shù)載流子：自由電子在本征半導(dǎo)體中摻入某種特定的雜質(zhì)，就成為雜質(zhì)半導(dǎo)體。少數(shù)載流子：空穴3多數(shù)載流子：空穴雜質(zhì)半導(dǎo)體P型半導(dǎo)體少數(shù)載流子：自由電子4數(shù) 字 邏 輯Digital Logic青島理工大學(xué)廣義雙語教學(xué)課程課程網(wǎng)站 211.64.192.58教材：盛建倫，數(shù)字邏輯與VHDL邏輯設(shè)計(jì)，清華大學(xué)出版社，20125 本課程是計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程和網(wǎng)絡(luò)工程專業(yè)的一門主要的技術(shù)基礎(chǔ)課，具

2、有很強(qiáng)的工程實(shí)踐性。通過本課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字技術(shù)方面的基本理論、基本知識和基本技能，掌握數(shù)字系統(tǒng)的基本分析和設(shè)計(jì)方法，為學(xué)習(xí)后繼課程和用中、大規(guī)模集成電路設(shè)計(jì)計(jì)算機(jī)和數(shù)字系統(tǒng)奠定良好基礎(chǔ)。后繼課：計(jì)算機(jī)組成原理，接口技術(shù)，微計(jì)算機(jī)技術(shù)，單片計(jì)算機(jī)，嵌入式系統(tǒng)，計(jì)算機(jī)網(wǎng)絡(luò)。6“數(shù)字邏輯”在計(jì)算機(jī)硬件系列課程中的位置計(jì)算機(jī)體系結(jié)構(gòu)計(jì)算機(jī)組成原理數(shù) 字 邏 輯計(jì)算機(jī)系統(tǒng)的軟硬件功能分配計(jì)算機(jī)系統(tǒng)的邏輯結(jié)構(gòu)計(jì)算機(jī)組成的物理實(shí)現(xiàn)75掌握組合邏輯電路的基本分析和設(shè)計(jì)方法。6掌握同步時(shí)序邏輯電路的基本分析和設(shè)計(jì)方法。7了解組合電路的競爭冒險(xiǎn)現(xiàn)象。8了解異步時(shí)序電路的特點(diǎn)及分析方法。1掌握并能靈活運(yùn)用

3、邏輯代數(shù)的基本定理和規(guī)則。2熟悉邏輯函數(shù)的不同表示方法及其相互轉(zhuǎn)換方法。3掌握運(yùn)用公式法和卡諾圖法化簡邏輯函數(shù)。4熟悉構(gòu)成數(shù)字電路的集成單元電路（集成門電路、集成觸發(fā)器等）的基本結(jié)構(gòu)、邏輯功能。課程的基本要求9熟悉一些常用的MSI標(biāo)準(zhǔn)構(gòu)件的原理、功能和應(yīng)用。10了解半導(dǎo)體存儲器和可編程邏輯器件（PLD）原理。11掌握存儲器容量擴(kuò)展技術(shù)。12掌握用硬件描述語言VHDL設(shè)計(jì)邏輯電路的基本方法。13了解A/D和D/A轉(zhuǎn)換的原理。14了解多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器的原理。8 Thomas LFloyd(美)，Digital Fundamentals，科學(xué)出版社，2007年英文影印版參考書目

4、 王永軍等主編，數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)，高等教育出版社,第1版 閻石主編，數(shù)字電子技術(shù)基礎(chǔ)，高等教育出版社，第5版 蔣立平主編，數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)，電子工業(yè)出版社，2008年第1版 盛建倫著，數(shù)字邏輯與VHDL邏輯設(shè)計(jì)習(xí)題解答，清華大學(xué)出版社，2013年第1版9 現(xiàn)代計(jì)算機(jī)都是數(shù)字電子計(jì)算機(jī)，數(shù)字邏輯是計(jì)算機(jī)設(shè)計(jì)的基礎(chǔ)?！皵?shù)字邏輯”是“計(jì)算機(jī)組成原理” 的最重要的先修課，具有難度大、知識點(diǎn)多的特點(diǎn)。在本門課程的教學(xué)中：部分教學(xué)內(nèi)容的順序可能與教材不同 為了學(xué)好本門課程，要求：1上課認(rèn)真聽講，記筆記，做課堂練習(xí)，不說話。2課后抓緊時(shí)間閱讀教材的有關(guān)內(nèi)容，認(rèn)真做作業(yè)，不抄襲。3每章講完后及時(shí)歸

5、納要點(diǎn)，抓住“三基”。 （基本概念，基本原理，基本方法）4在學(xué)習(xí)中有問題，抓住課間時(shí)間問老師。同學(xué)之間互相交流。注意：前面3章是后面的基礎(chǔ)。5注意積累英文的專業(yè)術(shù)語，提高專業(yè)英語閱讀能力。6認(rèn)真做實(shí)驗(yàn)，必須預(yù)習(xí)實(shí)驗(yàn)，認(rèn)真寫實(shí)驗(yàn)報(bào)告。本門課程的平時(shí)成績中包含：小測驗(yàn)、課堂練習(xí)、提問等。10數(shù)字邏輯基礎(chǔ)第1章 掌握進(jìn)位計(jì)數(shù)制及不同數(shù)制間的轉(zhuǎn)換； 熟練掌握基本邏輯運(yùn)算和基本邏輯門； 熟練掌握邏輯代數(shù)的基本公式、常用公式和三個(gè)定理； 掌握邏輯函數(shù)的表示方法；熟練掌握邏輯代數(shù)的公式化簡法和卡諾圖化簡法； 掌握無關(guān)項(xiàng)的概念和包含無關(guān)項(xiàng)的邏輯函數(shù)的化簡； 熟悉BCD碼和循環(huán)碼。Fundamentals of

6、 Digital Logic 111.1.1 進(jìn)位計(jì)數(shù)制按進(jìn)位進(jìn)行計(jì)數(shù)。基數(shù)（Radix）：計(jì)數(shù)所用的不同數(shù)碼的個(gè)數(shù)。權(quán)（Weight）：不同數(shù)位上的數(shù)字所代表的數(shù)量級。例如：5 5 5 5 5 . 5 5 510010-210-310110-11021031041.1 數(shù)制和碼制基數(shù)為r的任意進(jìn)制數(shù)N可表示為：數(shù)制 Number System12十進(jìn)制 Decimal0，1，2，3，4，5，6，7，8，9逢十進(jìn)一。(47.9)10 = 47.9D二進(jìn)制 Binary0，1逢二進(jìn)一。(1001.101)2 = 1001.101B八進(jìn)制 Octal0，1，2，3，4，5，6，7逢八進(jìn)一。(27.

7、3)8 = 27.3Q十六進(jìn)制 Hexadecimal0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F逢十六進(jìn)一。(94. B8)16 = 94. B8H= 47.9(D2.8F)16 = 0D2.8FH在計(jì)算機(jī)系統(tǒng)中常用的進(jìn)位計(jì)數(shù)制13二、八、十六和十進(jìn)制數(shù)的對應(yīng)關(guān)系BinaryOctalHexadecimalDecimal111101111100005314151617200123456789ABCDEF100123456789116141.1.2 不同計(jì)數(shù)制間的轉(zhuǎn)換 二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換以小數(shù)點(diǎn)為界，向左 / 向右分組直接寫出3位二進(jìn)制數(shù)對應(yīng)一位八進(jìn)制數(shù)(1

8、0110. 0011)2 = ( )84位二進(jìn)制數(shù)對應(yīng)一位十六進(jìn)制數(shù)(E1.58)16 = ( )2(257.05)8 = ( )2 = ( )16 10101111.000101AF.1426.1411100001.010110001011000112614E158111000010101100015例如：（0A1D）16 = 1016 2+ 116 1+ 1316 0 = （2589）10 任意進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)按權(quán)展開相加。16 十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制整數(shù)除二取余法最先得到的是最靠近小數(shù)點(diǎn)的位。十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)To convert from decimal to binary,

9、the integer and fractional parts are handled separately.35217 余數(shù)128 余數(shù)124 余數(shù)022 余數(shù)02120 余數(shù)0 余數(shù)1（35）10=（100011）2小數(shù)點(diǎn)17 十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制小數(shù)乘二取整法最先得到的是最靠近小數(shù)點(diǎn)的位。十進(jìn)制小數(shù)不一定能用有限位的二進(jìn)制小數(shù)精確表示。0.39220.784整數(shù)為021.568整數(shù)為10.56821.136整數(shù)為10.13620.272整數(shù)為0（0.392）10=（0.01100）2小數(shù)點(diǎn)十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)20.544整數(shù)為0有誤差啊18 十進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制、十六進(jìn)制數(shù)整數(shù)用除

10、基取余法，小數(shù)用乘基取整法?；蛘撸绒D(zhuǎn)換成二進(jìn)制數(shù)，再寫出八進(jìn)制、十六進(jìn)制數(shù)。2不同計(jì)數(shù)制間的轉(zhuǎn)換二進(jìn)制數(shù)不同數(shù)位的權(quán)及其對應(yīng)的十進(jìn)制數(shù)：210 29 28 27 26 25 24 23 22 2-1 2-2 2-3 2-4 2-51024 512 256 128 64 32 16 8 4 0.5 0.25 0.125 0.0625 0.031251/2，1/4，1/8 ， 1/16 ，1/32191.1.3 二進(jìn)制數(shù)的運(yùn)算 Binary Arithmetic二進(jìn)制數(shù)的運(yùn)算規(guī)則簡單。00=0， 01=1， 1 0=1， 1 +1 =10 ， 11 =0 00 =0 ， 01 =0 ， 1 0

11、=0 ， 1 1=101 =0 ， 1 1=1逢二進(jìn)一。 多位二進(jìn)制數(shù)的加、減、乘、除運(yùn)算的方法與十進(jìn)制數(shù)的加、減、乘、除運(yùn)算的方法類似，但規(guī)則簡單得多。 有符號的二進(jìn)制數(shù)的表示和運(yùn)算將在計(jì)算機(jī)組成原理課程中研究，本門課程就不討論了。201.1.4 編碼 Code表示不同的數(shù)或事件的一組N位二進(jìn)制形式代碼的集合。編制代碼時(shí)遵循的規(guī)則稱為碼制（Code System）。1. 二-十進(jìn)制編碼BCD碼（Binary Coded Decimal）有權(quán)碼 (Weighted Code)：8421碼，2421碼，5211碼，4311碼。無權(quán)碼：余三碼 Excess-3 Code余三循環(huán)碼8421碼又稱為N

12、BCD碼21常用的BCD碼十進(jìn)制數(shù)8421碼0001001余三碼111110001234567892421碼11111115421碼0111100權(quán) 8421 2421無權(quán) 5421余三循環(huán)碼0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 無權(quán)222. 格雷碼 Gray Code 十進(jìn)制數(shù)0123456789 10 11 12 13 14 15 4位循環(huán)碼0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 1111 1110 1010 1011 1001 1000 特點(diǎn)：1.每一位的狀態(tài)變化都按

13、一定的順序循環(huán)。 2.編碼順序依次變化，按表中順序變化時(shí)，相鄰代碼只有一位改變狀態(tài)。應(yīng)用：減少過渡噪聲233. 奇偶校驗(yàn)碼 Parity Check Code 信息位N位二進(jìn)制代碼奇偶校驗(yàn)位1位代碼+奇偶校驗(yàn)碼N+1位二進(jìn)制代碼WE 偶校驗(yàn)位WOD 奇校驗(yàn)位 奇偶校驗(yàn)碼Parity Check Code的編碼方法是給n位的數(shù)據(jù)編碼增加一個(gè)奇偶校驗(yàn)位。任何一位出錯（包括校驗(yàn)位）都會使代碼的奇偶性改變，從而被發(fā)現(xiàn)。校驗(yàn)位可以放在最高數(shù)據(jù)位的左邊，或最低數(shù)據(jù)位的右邊。 在數(shù)字系統(tǒng)內(nèi)，由于電路故障或電磁干擾等原因，數(shù)據(jù)在存取或傳送過程中可能產(chǎn)生錯誤。為了能夠發(fā)現(xiàn)或糾正這類錯誤，常采用具有能發(fā)現(xiàn)某些錯誤

14、，或具有能確定錯誤的性質(zhì)和準(zhǔn)確的出錯位置乃至能自動糾正錯誤的能力的編碼方法，即數(shù)據(jù)校驗(yàn)碼。24奇偶校驗(yàn)碼 Parity Check Code 若n+1位的奇偶校驗(yàn)碼中“1”的個(gè)數(shù)為奇數(shù)（Odd）稱為奇校驗(yàn)，“1”的個(gè)數(shù)為偶數(shù)（Even）稱為偶校驗(yàn)。 當(dāng)n位信息代碼中有偶數(shù)個(gè)1，則偶校驗(yàn)附加的校驗(yàn)位為0，而奇校驗(yàn)的校驗(yàn)位為1 。例如(設(shè)校驗(yàn)位在最右邊) ：數(shù)據(jù)代碼奇校驗(yàn)碼偶校驗(yàn)碼1001010010110010001101011010011011A parity bit is an error detection mechanism that can only detect an odd num

15、ber of errors.25The standard alphanumeric binary code is the ASCII (American Standard Code for Information Interchange), which uses seven bits to code 128 characters. Many applications of digital computers require the handling of data that consists not only of numbers, but also of the letters of the

16、 alphabet and certain special characters, such as $, +, and =. 7位二進(jìn)制形式的代碼10個(gè)數(shù)字，26個(gè)大寫和26個(gè)小寫英文字母，33個(gè)標(biāo)點(diǎn)符號。包括95個(gè)可打印字符：The ASCII code consists of 128 characters. Ninety-five characters represent graphic symbols that include upper- and lowercase letters, numerals zero to nine, punctuation marks, and speci

17、al symbols.4. ASCII碼26表1.5 ASCII碼表271.2 邏輯代數(shù)的基本運(yùn)算邏輯Logic： 事物的因果關(guān)系邏輯代數(shù)中也用字母表示變量邏輯變量。邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ)：邏輯代數(shù)/ 布爾代數(shù) Boolean Algebra二值邏輯：每個(gè)邏輯變量的取值只有0和1兩種可能。0、1不表示數(shù)量大小，只代表兩種不同的邏輯狀態(tài)。門電路：實(shí)現(xiàn)邏輯運(yùn)算關(guān)系的基本單元電路。Boolean algebra is the algebra of two values. These are usually taken to be 0 and 1, as we shall do here, althoug

18、h F and T, false and true, etc. are also in common use. Boolean algebra (or Boolean logic) is a logical calculus of truth values, developed by George Boole in the 1840s.281.2.1 邏輯代數(shù)的三種基本運(yùn)算以A=1表示開關(guān)A合上，A=0表示開關(guān)A斷開；以Y=1表示燈亮，Y=0表示燈不亮；與 AND或 OR非 NOT三種電路的因果關(guān)系不同 29邏輯與只有決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才會發(fā)生。邏輯真值表 Truth ta

19、bleABY000110110001實(shí)現(xiàn)與邏輯功能的邏輯電路稱為與門（AND Gate）。與門的邏輯符號：F = AB&ABFABF邏輯表達(dá)式 Y= A AND B , Y= A & B , Y = AB = AB邏輯乘A B C Z0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 130邏輯或 在決定事物結(jié)果的諸條件中只要有任何一個(gè)滿足，結(jié)果就會發(fā)生。邏輯真值表ABY000110110111實(shí)現(xiàn)或邏輯功能的邏輯電路稱為或門（OR Gate）?；蜷T的邏輯符號：1ABFABFF = A+B邏輯表達(dá)式 Y= A OR B , Y = A+

20、B邏輯加A B C Z0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 131邏輯非 只要條件具備了，結(jié)果便不發(fā)生，而此條件不具備時(shí)，結(jié)果一定發(fā)生。邏輯真值表AY0110實(shí)現(xiàn)非邏輯功能的邏輯電路稱為非門（NOT Gate）。非門的邏輯符號：非門 / 反相器 InverterFAFA邏輯表達(dá)式321.2.2 復(fù)合邏輯運(yùn)算與非 NAND或非 NOR與或非AND-OR-InvertCompound logic gates33幾種常用的復(fù)合邏輯運(yùn)算異或 Exclusive-orY= A B邏輯真值表ABY000110110110Exclusi

21、ve-or is the operation of addition mod 2. The exclusive-or of any value with itself vanishes, xx = 0, since the arguments have an even number of whatever value x has. 二元運(yùn)算34同或Y= A B幾種常用的復(fù)合邏輯運(yùn)算邏輯真值表ABY000110111001二元運(yùn)算351.3 邏輯代數(shù)的基本公式和常用公式常量1.3.1 基本公式和常用公式布爾恒等式常量和變量36 邏輯代數(shù)的基本公式12345678910111213重疊律互補(bǔ)律交換

22、律結(jié)合律分配律反演律還原律反演律又稱為德摩根定理（De Morgans laws）基本公式都可用真值表驗(yàn)證37例：證明1 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0ABC10001000BC11111000A+BC11111100A+B11111010A+C11111000（A+B）(A+C)用真值表法證明38例：證明左=+=BCA+=BCACABA+=BCCBA)1(右+=CABA)(用公式推演法證明391.3.2 若干常用公式(1)(2)(3)(4)(5)(6)40常用公式證：證：(1)(2)(3)證：(4)證：41常用公式證：(5)證：可進(jìn)一步推出(6)

23、42還可以推導(dǎo)出更多的常用公式。AB常用公式43A+B(CD) = (A+B)(A+CD)1.4 邏輯代數(shù)的基本定理1.4.1 代入定理 在任何一個(gè)包含A的邏輯等式中，若以另外一個(gè)邏輯式代入式中所有A的位置，則等式依然成立。應(yīng)用舉例1：式 A+BC = (A+B)(A+C) = (A+B)(A+C)(A+D)44邏輯代數(shù)的基本定理 代入定理 在任何一個(gè)包含A的邏輯等式中，若以另外一個(gè)邏輯式代入式中所有A的位置，則等式依然成立。應(yīng)用舉例2： 德摩根定理二變量多變量45邏輯代數(shù)的基本定理1.4.2 反演定理 對于任意一個(gè)邏輯式Y(jié)，如果把其中所有的換成+，+換成，0換成1，1換成0，原變量換成反變量

24、，反變量換成原變量，得到的結(jié)果是 。注意： 仍需遵守“先括號內(nèi)，后括號外，先乘后加”的運(yùn)算順序。 不屬于單個(gè)變量上的反號應(yīng)保留不變。不屬于單個(gè)變量的上的反號保留不變46應(yīng)用舉例1：已知 ，求 。解：根據(jù)反演定理可寫出應(yīng)用舉例2：已知 ，求 。解：根據(jù)反演定理可寫出反演定理471.4.3 對偶定理若兩邏輯式相等，則它們的對偶式也相等。 對于任何一個(gè)邏輯式Y(jié)，若將其中的換成+，+換成，0換成1，1換成0，則得到一個(gè)新的邏輯式Y(jié)，Y就是Y的對偶式。Y和Y互為對偶式。 (Y或記為Y* ，YD) 例如，若 Y=A（B+C）， 則Y =A+BC若 ， 則若 ， 則邏輯代數(shù)的基本定理48邏輯函數(shù)：Y= F(

25、A,B,C,) 若以邏輯變量為輸入，運(yùn)算結(jié)果為輸出，則輸入變量值確定以后，輸出的取值也隨之而定。輸入/輸出之間是一種函數(shù)關(guān)系。1.5 邏輯函數(shù)及其表示方法注：在二值邏輯中，輸入/輸出都只有兩種取值 0/1。49邏輯函數(shù)的表示方法：真值表邏輯函數(shù)表達(dá)式邏輯圖波形圖卡諾圖計(jì)算機(jī)軟件中的描述方式各種表示方法之間可以相互轉(zhuǎn)換50真值表輸出對應(yīng)的取值遍歷所有可能的輸入變量的取值組合輸出Y1 Y2 輸入變量A B C邏輯函數(shù)的表示方法A truth table is a mathematical table used in logic to compute the functional values of

26、 logical expressions on each of their functional arguments.A B C Z0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 151邏輯式 將輸入/輸出之間的邏輯關(guān)系用與/或/非的運(yùn)算式表示就得到邏輯式。例如邏輯函數(shù)的表示方法52邏輯圖 用邏輯圖形符號表示邏輯運(yùn)算關(guān)系，與邏輯電路的實(shí)現(xiàn)相對應(yīng)。邏輯函數(shù)的表示方法例如ABCF&11&53波形圖 將輸入變量所有取值可能與對應(yīng)輸出按時(shí)間順序排列起來畫成時(shí)間波形。邏輯函數(shù)的表示方法54卡諾圖 Karnaugh Map邏輯函數(shù)的表示方法Th

27、e Karnaugh map was invented in 1952 by Edward W. Veitch and developed further in 1953 by Maurice Karnaugh, a telecommunications engineer at Bell Labs.AB0110CD00 0100 01000111 100011101111 10ABC00 010 111 101001100155計(jì)算機(jī)軟件中的描述方式 硬件描述語言HDL。例如： VHDL， Verilog,等。邏輯函數(shù)的表示方法Library IEEE;Use std.standard.all

28、;Entity and2 isPort( A, B ： in bit; Y：out bit); End and2; Architecture Na of and2 is Begin y=0 when a=0 and b= 0 else 0 when a=1 and b = 0 else 0 when a=0 and b = 1 else 1;End Na ;56根據(jù)真值表可寫出邏輯函數(shù)表達(dá)式： 某體育比賽設(shè)1名主裁判和2名副裁判。比賽規(guī)則為：只有當(dāng)主裁判和1名副裁判同時(shí)認(rèn)定動作合格，成績才有效。以A代表主裁判，B、C分別代表副裁判，Y代表評判的成績。則Y是A、B、C的二值函數(shù)。Y= F（A，B，C）邏輯真值表：00000111根據(jù)邏輯函數(shù)表達(dá)式可畫出邏輯圖：A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y例1：571&1&波形圖00000