計算機組成原理重點總結

1、計算機組成原理 考試重點整理不完整的自己添加！1.2 如何理解計算機系統(tǒng)的層次結構？解：（1）第一級：實際機器M1 (機器語言機器)，機器語言程序直接在M1上執(zhí)行；（2）第二級：虛擬機器M2（匯編語言機器），將匯編語言程序先翻譯成機器語言程序，再在M1上執(zhí)行；（3）第三級：虛擬機器M3(高級語言機器)，將高級語言程序先翻譯成匯編語言程序，再在M2、M1（或直接到M1）上執(zhí)行；（4）第零級：微程序機器M0（微指令系統(tǒng)），由硬件直接執(zhí)行微指令。（5）實際上，實際機器M1和虛擬機器M2之間還有一級虛擬機，它是由操作系統(tǒng)軟件構成，該級虛擬機用機器語言解釋操作系統(tǒng)。（6）虛擬機器M3還可以向上延伸，構成

2、應用語言虛擬系統(tǒng)。1.5 馮諾依曼計算機的特點是什么？（1）計算機由運算器、控制器、存儲器、輸入設備、輸出設備五大部件組成；（2）指令和數(shù)據(jù)以同等地位存放于存儲器內(nèi)，并可以按地址訪問；（3）指令和數(shù)據(jù)均用二進制表示；（4）指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質，地址碼用來表示操作數(shù)在存儲器中的位置；（5）指令在存儲器中順序存放，通常自動順序取出執(zhí)行；（6）機器以運算器為中心（輸入輸出設備與存儲器間的數(shù)據(jù)傳送通過運算器完成。1.6 畫出計算機硬件組成框圖，說明各部件的作用及計算機硬件的主要技術指標。解： 現(xiàn)代的計算機組成框圖如圖1.1所示：各部件的功能：(1)運算器用來完成算

3、術運算和邏輯運算，并將運算的中間結果暫存在運算器內(nèi)；(2)存儲器用來存放數(shù)據(jù)和程序；(3)控制器用來控制、指揮程序和數(shù)據(jù)的輸入，運行以及處理運算結果。(4)輸入設備用來將人們熟悉的信息形式轉換為機器能識別的信息形式，常見有鍵盤、鼠標等。(5)輸出設備可以將機器運算結果轉換為人們熟悉的信息形式，如打印機輸出，顯示器輸出。硬件的主要技術指標：(1) 機器字長：指CPU一次能處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關。(2) 存儲容量：包括主存容量和輔存容量，存放二進制代碼的總數(shù)存儲單元個數(shù)存儲字長。(3) 運算速度：計算機的運算速度與許多因素有關，如機器的主頻、執(zhí)行什樣的操作、主存本身的速度?，F(xiàn)

4、在機器的運算速度普遍采用單位時間內(nèi)執(zhí)行指令的平均條數(shù)來衡量，并用MIPS作為計量單位，也可以用CPI，即執(zhí)行一條指令所需要的時鐘周期數(shù)或用浮點運算次數(shù)每秒來衡量?？偩€的分類：按數(shù)據(jù)傳送方式可分為并行傳輸總線和串行傳輸總線；按總線的適用范圍分為：計算機總線、測控總線網(wǎng)絡通信總線；按連接部件分為：片內(nèi)總線、系統(tǒng)總線（可分為數(shù)據(jù)總線、地址總線和控制總線）和通信總線?？偩€特性：機械特性、電氣特性功能特性和時間特性?？偩€性能指標：1.總線寬度：通常是指數(shù)據(jù)總線的根數(shù)，用bit位表示，如8根、16根2.總線帶寬：總線的數(shù)據(jù)傳輸速率，即單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)用Mbps表示；3.時鐘同步/異步：總線上

5、的數(shù)據(jù)與時鐘同步工作的總線稱為同步總線，與時鐘不同步的總線稱為異步同步；4.總線復用：一天信號線上分時傳送兩種信號；5.信號線數(shù)：地址總線、數(shù)據(jù)總線和控制總線三種總線的總和；6.總線控制方式：包括突發(fā)工作、自動配置、仲裁方式、邏輯方式和計數(shù)方式等；7.其他指標：如負載能力、電源電壓、總線寬度能否擴展?？偩€標準：可視為系統(tǒng)與各模塊、模塊與模塊之間的一個互聯(lián)的標準界面。3.4為什么要設置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應時間最快？哪種方式對電路故障最敏感？解：總線判優(yōu)控制（或稱仲裁邏輯）解決多個部件同時申請總線時的使用權分配問題，分為集中式和分布式兩種，前者將控制邏

6、輯集中在一處（如在CPU中），后者將控制邏輯分散在與總線連接的各個部件或設備上。常見的集中式總線控制有三種：鏈式查詢、計數(shù)器定時查詢、獨立請求；特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數(shù)器定時查詢方式優(yōu)先級設置較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式速度最快，但硬件器件用量大，連線多，成本較高。1.申請分配階段：由需要使用總線的主模塊提出申請，經(jīng)總線仲裁機構決定下一傳輸周期的總線使用權授予某一申請者；2.尋址階段：取得了使用權的主模塊通過總線發(fā)出本次要訪問的從模塊的地址及有關命令，啟動參與本次傳輸?shù)膹哪K；4.結束階段：主模塊的有關信息均從系統(tǒng)總線上撤出，讓出

7、總線使用權?？偩€通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結束，以及通信雙方如何協(xié)調(diào)如何分配。通常主要有四種方式：同步通信、異步通信、半同步通信和分離式通信。3.8為什么說半同步通信同時保留了同步通信和異步通信的特點？解：半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。4.3存儲器的層次結構主要體現(xiàn)在什么地方？為什么要分這些層次？計算機如何管理這些層次？答：存儲器的層次結構主要體現(xiàn)在Cache-主存和主存-輔存這兩個存儲層次上。Cache-主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，

8、接近于Cache的速度，而尋址空間和位價卻接近于主存。主存-輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了速度快、容量大、位價低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲技術實現(xiàn)，即將主存與輔存的一部分通過軟硬結合的技術組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉換。因此，這兩

9、個層次上的調(diào)度或轉換操作對于程序員來說都是透明的（即程序員不知道）。4.9什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新：對DRAM定期進行的全部重寫過程。刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作。常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新，存在CPU訪存死時間。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間。異步式：是集中式和分散式的折衷。動態(tài)RAM和靜態(tài)RAM的比較：1.在同樣大小的芯片中，動態(tài)RAM的集成度遠高于靜態(tài)RAM;2.動態(tài)RAM行、列地址按先后順序傳

10、送，減少了芯片引腳，封裝尺寸也減少；3.動態(tài)RAM的功耗比靜態(tài)RAM 的??；4. .動態(tài)RAM的價格比靜態(tài)RAM 的便宜；動態(tài)RAM的缺點：1.速度慢；2.動態(tài)RAM需要再生，需要配置再生電源，也需要消耗一部分功率。4.33 簡要說明提高訪存速度可采取的措施。采用高速器件，選取存取周期短的芯片，可提高存儲器的速度；采用Cache，CPU將最近期要用的信息先調(diào)入Cache，而Cache的速度比主存快得多，這樣CPU每次只需從Cache中取出或存入信息，從而縮短了訪存時間，提高了訪存速度。調(diào)整主存結構，如采用單體多字結構（在一個存取周期內(nèi)讀出多個存儲字，可增加存儲器的帶寬），或采用多體結構存儲器。

11、Cache的基本結構：Cache存儲體、地址映射變換機構、替換機構、Cache的讀寫操作。地址映射方式：直接映射、全相聯(lián)隱射和組相連映射。輸入輸出系統(tǒng)的發(fā)展4階段：早期階段（早期的I/O設備比較少，I/O與主存交換信息必須通過CPU）接口模塊和DMA階段、具有通道結構的階段、具有I/O處理機的階段。I/O設備與主機信息傳送的控制方式：程序查詢方式、程序中斷方式、直接存儲器存取方式（DMA）I/O通道方式、I/O處理機方式。DMA接口的功能：1.向CPU申請DMA傳送；2.在cpu允許DMA工作時，處理總線控制權的轉交，避免因進入DMA工作而影響CPU正常活動或引起總線競爭；3.在DMA期間管理

12、系統(tǒng)總線，控制數(shù)據(jù)傳輸；4.確定數(shù)據(jù)傳送的起始地址和數(shù)據(jù)長度，修正數(shù)據(jù)傳送過程中的數(shù)據(jù)地址和數(shù)據(jù)長度；5.在數(shù)據(jù)塊傳送結束時，給出DMA操作完成的信號。DMA接口基本組成：主存地址寄存器（AR）、字計數(shù)器（WC）、數(shù)據(jù)緩沖寄存器（BR）、DMA控制邏輯、中斷機構、設備地址寄存器（DAR）。5.35 試從5方面比較程序中斷方式和DMA 方式的區(qū)別。解：DMA方式和程序中斷方式的區(qū)別為：（1）從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送；（2）從CPU響應時間看，程序中斷方式在一條指令執(zhí)行結束時響應，而DMA方式在存取周期結束時CPU才能響應，即將總線控制權讓給DMA傳送；（3）程序

13、中斷方式有處理異常事件的能力，DMA方式?jīng)]有這種能力；（4）程序中斷方式需要中斷現(xiàn)行程序，故需保護現(xiàn)場，DMA方式不必中斷現(xiàn)行程序，無需保護現(xiàn)場；（5）DMA的優(yōu)先級比程序中斷高?！?0.0000】原=【-0.0000】原=0.0000【+0.0000】補=【-0.0000】補=0.0000【+0.0000】反=0.0000 【-0.0000】反=1.1111總結：正負0的原碼和補碼都相同。IEEE 754標準：S階碼（含階符）位數(shù) 數(shù)符 小數(shù)點位置常用的浮點數(shù)有三種： 符號位s 階碼 尾數(shù) 總位數(shù)短實數(shù) 1 8 23 32長實數(shù) 1 11 52 64臨時實數(shù) 1 15 64 80溢出判斷：單

14、符號位判斷（符號位產(chǎn)生的進位與最高有效位產(chǎn)生的進位異或操作，將其結果進行判斷，異或結果為1表示溢出，為0表示沒有溢出）和雙符號為判斷（當兩位符號位不同時表示溢出，否則沒有溢出）。浮點數(shù)加減運算步驟：1.對階，使兩數(shù)的小數(shù)點位置對齊；2.尾數(shù)求和，將對接后的兩尾數(shù)按定點加減運算規(guī)則求和；3.規(guī)格化，為增加有效數(shù)字的尾數(shù)，提高運算精度，必須將求和（差）的尾數(shù)規(guī)格化；4.舍入，為提高精度，要考慮尾數(shù)右移時丟失的數(shù)值位；5.溢出判斷。操作類型：（通用的操作）數(shù)據(jù)傳送、算術邏輯操作、移位、轉移（條件轉移、無條件轉移調(diào)用與返回、陷阱與陷阱指令）、輸入輸出、其他。尋址方式：指令尋址（順序尋址和跳躍尋址）和數(shù)

15、據(jù)尋址（立即尋址、直接尋址、隱含尋址、間接尋址、寄存器尋址、寄存器間接尋址、基址尋址、變址尋址、相對尋址）。設置指令格式時考慮的因素：1.操作類型：包括指令數(shù)和操作的難易程度；2.數(shù)據(jù)類型；確定哪些數(shù)據(jù)類型可以參與操作；3.指令格式：包括指令字長、操作碼位數(shù)、地址碼位數(shù)、地址個數(shù)、尋址方式類型，以及指令字長和操作碼位數(shù)是否可變等；4.尋址方式：包括指令和操作數(shù)具體有哪些尋址方式；5.寄存器個數(shù)：寄存器的多少直接影響指令的執(zhí)行時間。7.21比較RISC和CISC。答：RISC相對于CISC的優(yōu)點：（1）充分利用VLSI芯片的面積；（2）提高計算機的速度；（3）便于設計，可降低成本，提高可靠性；（

16、4）有效支持高級語言程序。RISC缺點：CISC大多能實現(xiàn)軟件兼容，即高檔機包含了低檔機的全部指令，并加以擴充。但RISC機簡化了指令系統(tǒng)，指令數(shù)量少，格式也不同于老機器，因此大多數(shù)RISC機不能與老機器兼容。8.9 當遇到什么情況時流水線將受阻？舉例說明。解：流水線受阻一般有三種情況：（1）在指令重疊執(zhí)行過程中，硬件資源滿足不了指令重疊執(zhí)行要求，發(fā)生資源沖突。如在同一時間，幾條重疊執(zhí)行的指令分別要取指令、取操作和存結果，都需要訪存，就會發(fā)生訪存沖突。（2）在程序的相鄰指令之間出現(xiàn)了某種關聯(lián)，如當一條指令需要用到當前指令的執(zhí)行結果，而這些指令均在流水線中重疊執(zhí)行，就可能引起數(shù)據(jù)相關。（3）當流

17、水線遇到分支指令時，如一條指令要等前一條指令（或幾條）指令作出轉移方向的決定后，才能進入流水線時，便發(fā)生控制相關。CPU的功能：取指令、分析指令、執(zhí)行指令，總之，CPU必須具有控制程序的順序執(zhí)行（指令控制）、產(chǎn)生完成每條指令所需的控制命令（操作控制）、對各種操作加以時間上的控制（時間控制）、對數(shù)據(jù)進行算術運算和邏輯運算（數(shù)據(jù)加工）以及處理中斷等功能。cpu的寄存器分為：用戶可見的寄存器（通用寄存器、數(shù)據(jù)寄存器、地址寄存器、條件碼寄存器）、控制和狀態(tài)寄存器。影響流水線的性能因素：結構相關、數(shù)據(jù)相關和控制相關。結構相關是當多條指令進入流水線后，硬件資源滿足不了指令重疊執(zhí)行的要求時產(chǎn)生的。數(shù)據(jù)相關是指指令在流水線中重疊執(zhí)行時，當后繼指令需要用到前面的指令的執(zhí)行結果時產(chǎn)生的?？刂葡嚓P是當流水線遇到分支指令和其他改變PC值的指令引起的。流水線中的多發(fā)技術：超標量技術、超流水線技術和超長指令技術?？刂品绞剑和娇刂?、異步控制、聯(lián)合控制和人工控制。微程序：微指令：微操作命令、微操作：微指令的編碼方式：直接編碼方式、字段直接編碼方式（優(yōu)點：