一種三軸伺服控制器的設計優(yōu)化

1、【W(wǎng)ord版本下載可任意編輯】 一種三軸伺服控制器的設計優(yōu)化 目前伺服控制器的設計多以DSP或MCU為控制，伺服控制器是用來控制伺服馬達的一種器件，一般是通過位置、速度和力矩三種方式對伺服馬達開展控制，實現(xiàn)高精度的傳動系統(tǒng)定位。 從構造上看，伺服控制器和變頻器差不多，但對元器件的要求精度和可靠性更高。目前主流的伺服控制器均采用數(shù)字信號處理器（DSP）作為控制，可以實現(xiàn)比較復雜的控制算法，實現(xiàn)數(shù)字化、網(wǎng)絡化和智能化。功率器件普遍采用以智能功率模塊（IPM）為設計的驅動電路，IPM內部集成了驅動電路，同時具有過電壓、過電流、過熱、欠壓等故障檢測保護電路，在主回路中還參加軟啟動電路，以減小啟動過程對

2、驅動器的沖擊。 1 總體方案 FPGA（FieldProgrammable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的根底上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的缺陷，又克服了原有可編程器件門電路數(shù)有限的缺點?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的選擇之一，因此在設計中采用FPGA為控制。FPGA的基本特點主要有：采用FPGA設計ASIC電路，用戶不需要投片生產(chǎn)，就能得到可用的芯片；FPGA可做其他全定制或半定制ASIC電路的中試樣片；FPGA內部有豐富的觸發(fā)器和I/O

3、引腳。 目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上開展測試，是現(xiàn)代 IC 設計驗證的技術主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比方AND、OR、XOR、NOT）或者更復雜一些的組合功能比方解碼器或數(shù)學方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flipflop）或者其他更加完整的記憶塊。 整個控制器由控制和驅動兩部分組成，其構造如圖1所示?？刂撇糠钟蒄PGA及一些附件組成，該控制器能夠獨立完成三軸控制器的電機驅動波形發(fā)生、閉環(huán)運算與控制、與上位機通信等任務，附件主要用

4、來完成電樞電流的反應等功能。驅動模塊由光電耦合器件和放大驅動芯片等組成。該控制器的終控制目標為對驅動三軸的力矩電機開展高精度定位與驅動。 由于本控制器所應用的機載平臺為三軸構造，因此，控制器采用獨立式控制，三個相對獨立的分控制器組成整體的三軸控制器。該基于FPGA的三軸伺服控制器的基本控制方案就是這種反應式的高精度控制，其中速度環(huán)使用PD控制算法，位置環(huán)使用PID控制算法。調整PID參數(shù)，通過控制電壓來控制跟蹤瞄準精度，使得跟蹤瞄準精度逐漸提高，到達所需盼精度要求。 2 控制器硬件與軟件的設計與實現(xiàn) 本伺服控制器以FPGA為，在硬件設計中主要開展了驅動模塊設計、控制模塊設計和通信模塊設計。FP

5、GA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設模式可以將FPGA作為微處理器的外設，由微處理器對其編程。 驅動模塊主要包括控制波產(chǎn)生單元、力矩電機光電編碼器信號采集與處理、可編程死區(qū)發(fā)生器等部件。在驅動模塊中輔助芯片采用可編程器件EPlK30QC208，它采用可重構的CMOS SRAM工藝，把連續(xù)的快速通道與獨特的嵌入式陣列（EAB）相結合，同時結合眾多可編程器件的優(yōu)點來完成普通門陣列的宏功能，主要完成伺服控制器的各種硬件邏輯接口功能。 EPlK30QC208主要完成4個接口的邏輯

6、功能，D/A轉換器件采用雙通道DAC芯片DAC5573，相對TLC2543來說，硬件的連接簡單很多，因為它采用標準的I2C總線，同時S3C4510里包含I2C的控制器，所以DAC5573只需接到4510的SDA和SCL這兩個引腳，就可以實現(xiàn)兩者之間的通信?？刂颇K方面速度環(huán)節(jié)和位置環(huán)節(jié)分別采用PD和PID控制。由于本控制器以控制直流力矩電機為終目的，因此在控制模塊的設計方面需要研究力矩電機的驅動及其電壓值獲取。在本控制器設計過程中需要對上述各項開展綜合控制與處理，以到達合理地控制開銷和控制精度的平衡。在三軸伺服裝置中選用PID控制算法。 在控制模塊的設計中速度與位置調節(jié)的是整個控制的主體，本伺

7、服控制器完成輸入信號與輸出信號的比較，再通過位置校正、速度校正、機械諧振校正之后，校正后的信號控制PWM發(fā)生器的占空比，具有一定占空比的PWM信號控制PWM功率級，進而驅動被控對象。 基于FPGA的三軸伺服控制器的通信模塊設計在硬件設計中也占有很大的比重。整體的通訊設計接口采用基于RS232的通用串口通信方式。采用這種接口方式能夠在滿足系統(tǒng)現(xiàn)場編程通信的同時滿足系統(tǒng)的遠程通信要求。該通信模塊采用一個帶有UART口的MCU，由于該MCU的數(shù)據(jù)都是立即數(shù)，在運行過程中并沒有取數(shù)據(jù)操作，因此設計的流水線構造采用三級構造，分別為取指令、譯碼和指令執(zhí)行。而MCU的指令地址則由程序計數(shù)器給出。在通信模塊的

8、設計主要考慮的是正常上位機通信的開展和遠程監(jiān)控通信的有效實施。 本三軸伺服控制器的硬件設計需要配合軟件才能有效運行，該控制器軟件設計的主要任務是：完成對接口的初始化；上位機能夠對獨立控制三軸的伺服控制設備開展指令控制；對于光電編碼器反應的速度信號和位置信號開展讀取和分析處理；根據(jù)反應的數(shù)據(jù)和外部的腔制命令完成整個控制系統(tǒng)的閉環(huán)控制。其具體的主程序控制流程圖如圖2所示。 本控制器軟件的關鍵是PWM信號的設定與輸出，一方面要考慮外部的輸入角度，另一方面要考慮系統(tǒng)的反應。要實現(xiàn)高精度的三軸定位，必須有一套合理的信號產(chǎn)生機制。系統(tǒng)的中斷設計也是本控制器的重要研究內容，因為本控制器采用相對獨立的三軸控制

9、方式，在保證各軸獨立運行的同時要兼顧到整體的運行情況，且在運行過程中一旦某一部分出現(xiàn)問題，其他所有的部分都要同時采取一定的措施解決這個問題。 3 性能測試 為了驗證所設計的三軸伺服控制器的有效性，對基于FPGA的控制、通信等模塊開展了基于軟件的Modelsim的仿真測試。首先開展了該控制模塊的單次運行時間，本三軸伺服控制器的單次運行的平均時間為483ns，這種結果基本滿足了該控制平臺的實時性要求。系統(tǒng)的通信功能測試主要針對控制器的在線編程和上位機遠程控制開展。以普通筆記本作為上位機，采用串口通信軟件與該控制器開展通信，完成系統(tǒng)的三個力矩電機的啟動、加速、調速、換向、制動等功能。 在性能測試方面還開展了該控制器的調速性能測試、及時中斷性能測試、故障自動報警與處理性能測試、三軸綜合配合高精度定位測試等一系列測試。從仿真測試結果