計(jì)算機(jī)專業(yè)基礎(chǔ)綜合計(jì)算機(jī)組成原理歷年真題試卷匯編1

1、計(jì)算機(jī)專業(yè)基礎(chǔ)綜合計(jì)算機(jī)組成原理（中央處理器）歷年真題試卷匯編1（總分:66.00，做題時(shí)間：90分鐘）一、單項(xiàng)選擇題（總題數(shù)：26,分?jǐn)?shù)：52.00）CPU的功能包括?！救A中科技大學(xué)2007年】（分?jǐn)?shù)：2.00）指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工 V命令控制、數(shù)據(jù)控制、時(shí)間控制、程序控制數(shù)據(jù)控制、操作控制、時(shí)間控制、數(shù)據(jù)加工指令控制、數(shù)據(jù)控制、時(shí)間控制、程序控制解析：解析：考查CPU的功能。CPU的功能主要有指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工。 在CPU的設(shè)汁中，不需要?！疚錆h大學(xué)2006年】（分?jǐn)?shù)：2.00）指令寄存器地址譯碼器 V數(shù)據(jù)寄存器地址寄存器解析：解析：考查CPU中包含的

2、寄存器。CPU的結(jié)構(gòu)中沒有地址譯碼器。下列部件不屬于控制器的是。【沈陽航空工業(yè)學(xué)院2005年】（分?jǐn)?shù)：2.00）指令寄存器程序計(jì)數(shù)器程序狀態(tài)字 V時(shí)序電路解析：解析：考查控制器中包含的寄存器?？刂破饔沙绦蛴?jì)數(shù)器（PC）、指令寄存器（IR）、存儲(chǔ)器地址寄存 器（MAR）、存儲(chǔ)器數(shù)據(jù)寄存器（MDR）、指令譯碼器、時(shí)序電路和微操作信號發(fā)生器組成。程序狀態(tài)字（PSW） 屬于運(yùn)算器的組成部分。 通用寄存器是。【北京郵電大學(xué)2003年】（分?jǐn)?shù)：2.00）可存放指令的寄存器可存放程序狀態(tài)字的寄存器本身具有計(jì)數(shù)邏輯與移位邏輯的寄存器可編程指定多種功能的寄存器 V解析：解析：考查通用寄存器。存放指令的寄存器是指

3、令寄存器（IR），存放程序狀態(tài)字的寄存器是程序狀 態(tài)字寄存器（PSW），通用寄存器并不一定本身具有計(jì)數(shù)和移位功能。CPU中保存當(dāng)前正在執(zhí)行指令的寄存器是?！救A中科技大學(xué)2007年】（分?jǐn)?shù)：2.00）指令寄存器 V指令譯碼器數(shù)據(jù)寄存器地址寄存器解析：解析：考查指令寄存器。指令寄存器用來存放當(dāng)前正在執(zhí)行的指令。條件轉(zhuǎn)移指令執(zhí)行時(shí)所依據(jù)的條件來自。【北京航空航天大學(xué)2002年】（分?jǐn)?shù)：2.00）指令寄存器標(biāo)志寄存器 V程序計(jì)數(shù)器地址寄存器解析：解析：考查程序狀態(tài)標(biāo)志寄存器（PSW）。指令寄存器IR用于存放當(dāng)前正在執(zhí)行的指令，程序計(jì)數(shù)器 PC用于指示下一條指令的地址，地址寄存器用于暫存指令或數(shù)據(jù)的地址

4、，程序狀態(tài)寄存器PSW用于保存系 統(tǒng)的運(yùn)行狀態(tài)，條件轉(zhuǎn)移指令執(zhí)行時(shí)，需對PSW的內(nèi)容進(jìn)行測試，判斷是否滿足轉(zhuǎn)移條件。 指令寄存器的位數(shù)取決于。【中國科學(xué)院1999年】（分?jǐn)?shù)：2.00）存儲(chǔ)器的容量指令字長 V機(jī)器字長存儲(chǔ)字長解析：解析：考查指令寄存器的位數(shù)。指令寄存器的位數(shù)取決于指令字長?？偨Y(jié)；PC的位數(shù)取決于需要支 持的主存儲(chǔ)器容量；指令寄存器的作用是保存當(dāng)前正在執(zhí)行的指令，其位數(shù)取決于指令字長；通用寄存器 用來存放操作數(shù)和各種地址信息等，其位數(shù)取決于機(jī)器字長。主存地址寄存器MAR的位數(shù)與下列哪個(gè)寄存器相同?！局袊茖W(xué)院1999年】（分?jǐn)?shù)：2.00）主存數(shù)據(jù)寄存器MDR程序計(jì)數(shù)器PC V指令

5、寄存器IR累加器AC解析：解析：考查地址寄存器MAR的位數(shù)。主存地址寄存器。MAR的位數(shù)和程序計(jì)數(shù)器PC的位數(shù)都取決于 主存儲(chǔ)器的容量，二者位數(shù)相等。 在取指令操作之后，程序計(jì)數(shù)器中存放的是。【江蘇理工大學(xué)1999年】（分?jǐn)?shù)：2.00）當(dāng)前指令的地址下一條指令的地址 V上一條指令的地址程序中指令的數(shù)量解析：解析：考查取指令操作之后程序計(jì)數(shù)器的內(nèi)容。在取指令操作之后，程序計(jì)數(shù)器中存放的是下一條 指令的地址。取指令操作。（分?jǐn)?shù)：2.00）受到上一條指令的操作碼控制受到當(dāng)前指令的操作碼控制受到下一條指令的操作碼控制是控制器固有的功能，不需要在操作碼控制下進(jìn)行 V解析：解析：考查取指令操作。取指令階段

6、完成的任務(wù)是將現(xiàn)行指令從主存中取出來并送至指令寄存器中， 這個(gè)操作是公共操作，與具體的指令無關(guān)，所以不需要操作碼的控制。注意：在指令長度不同的指令系統(tǒng) 中，不同長度的取指令操作是不同的?？刂破鲿?huì)根據(jù)指令長度安排不同的取指令操作，但取指令操作仍然 是控制器固有的功能，不需要在操作碼控制下進(jìn)行。在一條無條件跳轉(zhuǎn)指令的指令周期內(nèi)，PC的值被修改 次。（分?jǐn)?shù)：2.00） TOC o 1-5 h z 12 V3無法確定解析：解析：考查指令執(zhí)行過程中PC值的修改。取指周期結(jié)束后，PC值自動(dòng)加1：執(zhí)行周期中，PC值又 被修改為要跳轉(zhuǎn)到的地址，故在這個(gè)指令周期內(nèi)，PC值被修改兩次。間址周期結(jié)束時(shí)，CPJ內(nèi)寄存

7、器MDR中的內(nèi)容為。（分?jǐn)?shù)：2.00）指令操作數(shù)地址 V操作數(shù)無法確定解析：解析：考查問址周期結(jié)束時(shí)MDR中的內(nèi)容。間址周期的作用是取操作數(shù)的有效地址，故間址周期結(jié) 束后，MDR中的內(nèi)容為操作數(shù)地址。下列CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)，不正確的是?！旧虾４髮W(xué)1998年】（分?jǐn)?shù)：2.00）單總線結(jié)構(gòu)多總線結(jié)構(gòu)部件內(nèi)總線結(jié)構(gòu) V專用數(shù)據(jù)通路結(jié)構(gòu)解析：解析：考查CPU內(nèi)部數(shù)據(jù)通路結(jié)構(gòu)的種類。對CPU而言，數(shù)據(jù)通路的基本結(jié)構(gòu)有總線結(jié)構(gòu)和專用數(shù) 據(jù)通路結(jié)構(gòu)。其中，總線結(jié)構(gòu)又分為單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)、多總線結(jié)構(gòu)。在單總線的CPU中?！旧虾＝煌ù髮W(xué)2005年】（分?jǐn)?shù)：2.00）ALU的兩個(gè)輸入端及輸出端都可與總線

8、相連ALU的兩個(gè)輸入端可與總線相連，但輸出端需通過暫存器與總線相連ALU的一個(gè)輸入端可與總線相連，其輸出端也可與總線相連ALU只能有一個(gè)輸入端可與總線相連，另一輸入端需通過暫存器與總線相連 V解析：解析：考查數(shù)據(jù)通路的結(jié)構(gòu)。由于ALU是一個(gè)組合邏輯電路，故其運(yùn)算過程中必須保持兩個(gè)輸入端 的內(nèi)容不變，又由于CPU內(nèi)部采用單總線結(jié)構(gòu)，故為了得到兩個(gè)不同的操作數(shù)，ALU的一個(gè)輸入端與總線 相連，另一個(gè)輸入端需通過一個(gè)寄存器與總線相連：此外，ALU的輸出端也不能直接與內(nèi)部總線相連，否 則其輸出又會(huì)通過總線反饋到輸入端，影響運(yùn)算結(jié)果，故輸出端需通過一個(gè)暫存器（用來暫存結(jié)果的寄存器） 與總線相連。采用CP

9、U總線結(jié)構(gòu)的數(shù)據(jù)通路與不采用CPU內(nèi)部總線的數(shù)據(jù)通路相比。（分?jǐn)?shù)：2.00）前者性能較高后者的數(shù)據(jù)沖突問題較嚴(yán)重前者的硬件量大，實(shí)現(xiàn)難度高以上說法都不對 V解析：解析：考查兩種數(shù)據(jù)通路結(jié)構(gòu)的優(yōu)缺點(diǎn)。采用CPU內(nèi)部總線方式的數(shù)據(jù)通路特點(diǎn)為：結(jié)構(gòu)簡單、實(shí) 現(xiàn)容易、性能較低、存在較多的沖突現(xiàn)象；不采用CPU內(nèi)部總線方式的數(shù)據(jù)通路特點(diǎn)為：結(jié)構(gòu)復(fù)雜、硬件 量大、不易實(shí)現(xiàn)、性能高、基本不存在數(shù)據(jù)沖突現(xiàn)象。硬布線控制器是一種?！旧虾４髮W(xué)1999年】（分?jǐn)?shù)：2.00）組合邏輯控制器 V時(shí)序邏輯控制器存儲(chǔ)邏輯控制器組合和時(shí)序邏輯控制器解析：解析：考查硬布線控制器。硬布線控制器是一種組合邏輯控制器，微程序控制器是

10、一種存儲(chǔ)邏輯控 制器。 微操作信號發(fā)生器的作用是。（分?jǐn)?shù)：2.00）從主存中取出指令完成指令操作碼的譯碼功能產(chǎn)生控制時(shí)序產(chǎn)生各種微操作控制信號 V解析：解析：考查微操作信號發(fā)生器的作用。微操作信號發(fā)生器（CU）是控制器的一個(gè)組成部分，顧名思義 它用來產(chǎn)生各種微操作控制信號。這些微操作控制信號是由指令部件提供的譯碼信號、時(shí)序部件提供的時(shí) 序信號和被控制功能部件所反饋的狀態(tài)及條件綜合形成的。 下列關(guān)于指令周期、機(jī)器周期、時(shí)鐘周期說法不正確的是?！疚錆h大學(xué)2006年】（分?jǐn)?shù)：2.00）指令周期是指完成一條指令所需的時(shí)間，包括取指令、分析指令、執(zhí)行指令所需的全部時(shí)間機(jī)器周期劃分為幾個(gè)不同的階段，每個(gè)階

11、段所需的時(shí)間稱為指令周期 V時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成解析：解析：考查時(shí)序系統(tǒng)。指令周期是指完成一條指令所需的時(shí)間，包括取指令、分析指令、執(zhí)行指令 所需的全部時(shí)間。指令周期劃分為幾個(gè)不同的階段，每個(gè)階段所需的時(shí)間稱為機(jī)器周期，又稱為CPU的工 作周期或基本周期，通常等于取指時(shí)間（或訪存時(shí)間）。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱：勾節(jié)拍脈沖 或T周期，是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí) 鐘周期組成。多時(shí)鐘周期CPU設(shè)計(jì)是指?！菊憬髮W(xué)2

12、004年】（分?jǐn)?shù)：2.00）一條指令一個(gè)時(shí)鐘周期，多條指令因而多條時(shí)鐘周期一條指令需多個(gè)時(shí)鐘周期才能執(zhí)行完 VCPU中需多個(gè)加法器才能執(zhí)行完一條指令CPU中設(shè)置不同長度的時(shí)鐘周期解析：解析：考查多時(shí)鐘周期的CPU設(shè)計(jì)。多時(shí)鐘周期的CPU設(shè)計(jì)是指一條指令需多個(gè)時(shí)鐘周期才能執(zhí)行 完。同步控制是?！颈本├砉ご髮W(xué)2005年】（分?jǐn)?shù)：2.00）只適用于CPU控制的方式只適用于外部設(shè)備控制的方式由統(tǒng)一時(shí)序信號控制的方式 V所有指令執(zhí)行的時(shí)間都相同的方式解析：解析：考查同步控制方式。同步控制方式是由統(tǒng)一時(shí)序信號控制的方式，可適用于CPU和外部設(shè)備 的控制。采用同步控制的目的是。【哈爾濱工程大學(xué)2003年】（

13、分?jǐn)?shù)：2.00）提高執(zhí)行速度簡化控制程序 V滿足不同操作對時(shí)間安排的需要滿足不同設(shè)備對時(shí)間安排的需要解析：解析：考查同步控制方式。同步控制方式采用統(tǒng)一的時(shí)鐘信號，以最復(fù)雜指令的操作時(shí)間作為統(tǒng)一 的時(shí)間間隔標(biāo)準(zhǔn)。這種控制方式設(shè)計(jì)簡單，容易實(shí)現(xiàn)。 在控制單元的異步控制方式中，各種微操作的執(zhí)行時(shí)間分配方案是。【西安交通大學(xué)2003年】 （分?jǐn)?shù)：2.00）所有微操作分配相同執(zhí)行時(shí)間各個(gè)微操作需要多長時(shí)間就分配多長時(shí)間 V大多數(shù)微操作分配較短的執(zhí)行時(shí)間，某些復(fù)雜微操作分配較長的執(zhí)行時(shí)間所有微操作在同一節(jié)拍中進(jìn)行解析：解析：考查異步控制方式。在異步控制方式中，每條指令需要多少節(jié)拍，就產(chǎn)生多少節(jié)拍：各個(gè)微

14、操作需要多長時(shí)間就分配多長時(shí)間。異步控制方式不僅要區(qū)分不同指令對應(yīng)的微操作序列的長短，而且要 區(qū)分其中每個(gè)微操作的繁簡，每個(gè)指令、每個(gè)微操作需要多少時(shí)間就占用多少時(shí)間，這種方式不再有統(tǒng)一 的周期、節(jié)拍，各個(gè)操作之間采用應(yīng)答方式銜接。異步控制常用于，作為其主要控制方式?！疚靼怖砉ご髮W(xué)2001年】（分?jǐn)?shù)：2.00）微程序控制器微型機(jī)的CPU控制組合邏輯控制的CPU中斷計(jì)算機(jī)主機(jī)訪問I/O設(shè)備 V解析：解析：考查異步控制方式。CPU內(nèi)部的操作采用同步方式，CPU與內(nèi)存和I/O接口設(shè)備的操作采用 異步方式。指令譯碼器進(jìn)行譯碼的是。【北京科技大學(xué)2004年】（分?jǐn)?shù)：2.00）整條指令指令的操作碼字段 V

15、指令的地址指令的操作數(shù)字段解析：解析：考查指令譯碼器。指令譯碼器對存放在指令寄存器中的指令的操作碼部分進(jìn)行譯碼，以識別 出具體的指令，并產(chǎn)生相應(yīng)的控制信號。 在計(jì)算機(jī)中，存放微指令的控制存儲(chǔ)器隸屬于?！颈本├砉ご髮W(xué)2004年】（分?jǐn)?shù)：2.00）輔助存儲(chǔ)器高速緩存主存儲(chǔ)器CPU V解析：解析：考查控制存儲(chǔ)器?？刂拼鎯?chǔ)器用于存放微程序，在CPU內(nèi)部，用ROM來實(shí)現(xiàn)。 微程序控制器中，控制存儲(chǔ)器存放的是?！旧虾＝煌ù髮W(xué)1997年】（分?jǐn)?shù)：2.00）指令信息數(shù)據(jù)信息控制信息 V狀態(tài)信息解析：解析：考查控制存儲(chǔ)器的內(nèi)容。微程序控制器是將機(jī)器指令的操作分解為若干個(gè)更基本的微操作序 列，并將有關(guān)的控制信息，

16、即微命令以微碼形式編成微指令輸入控制存儲(chǔ)器中，這樣每條機(jī)器指令將與一 段微程序?qū)?yīng)，取出微指令就產(chǎn)生微命令，實(shí)現(xiàn)機(jī)器指令要求的信息傳送與加工?？梢娍刂拼鎯?chǔ)器中存放 的是控制信息?？偨Y(jié)；指令信息存放在指令寄存器（IR）中，數(shù)據(jù)信息存放在存儲(chǔ)器數(shù)據(jù)寄存器（MDR）中，狀 態(tài)信息即程序狀態(tài)字存放在狀態(tài)標(biāo)記寄存器（PSW）中。二、分析題（總題數(shù)：5,分?jǐn)?shù)：14.00）比較硬布線控制和微程序控制?！局袊茖W(xué)院1999年】（分?jǐn)?shù)：2.00） 正確答案：（正確答案：控制器有以下兩種設(shè)計(jì)方法：硬布線控制器。它是將指令執(zhí)行時(shí)的各個(gè)機(jī)器周期的 微操作信號用時(shí)序邏輯電路來實(shí)現(xiàn)，硬布線控制器速度快，但設(shè)計(jì)復(fù)雜繁瑣，適

17、合于RISC結(jié)構(gòu)。微程序控 制器。它是將機(jī)器指令根據(jù)其執(zhí)行步驟分成若干條微指令，指令執(zhí)行時(shí)從控制存儲(chǔ)器中依次取出這些微指 令，發(fā)出指令所需要的全部微操作控制信號，從而完成指令的執(zhí)行。微操作控制器相對硬布線控制器速度 慢，但設(shè)計(jì)比較規(guī)整，易于實(shí)現(xiàn)指令系統(tǒng)修改，適合于CISC結(jié)構(gòu)。微程序控制器的控制功能是在存放微程 序的控制存儲(chǔ)器和存放當(dāng)前正在執(zhí)行的微指令的寄存器直接控制下實(shí)現(xiàn)的；而硬布線控制器則由邏輯門組 合實(shí)現(xiàn)。性能在同樣的半導(dǎo)體工藝條件下，微程序控制器的速度比硬布線控制器的速度低。因而在超高速 機(jī)器中，對影響速度的關(guān)鍵部分，往往采用硬布線邏輯門。）解析：簡單敘述在微程序設(shè)計(jì)的計(jì)算機(jī)中，微程序

18、控制器的基本工作原理?！緩?fù)旦大學(xué)2001年】 （分?jǐn)?shù)：2.00）正確答案：(正確答案：每條機(jī)器指令的執(zhí)行都可以分為兩大步：取指和執(zhí)行。微程序控制也可分為兩段。 在取指階段，微操作控制器把取指微程序的首地址送入微地址寄存器，到相應(yīng)的控制存儲(chǔ)器中取出一條微 指令送到微指令寄存器，微指令的微操作碼字段發(fā)出各種微命令，由微地址碼指出下條微指令的地址，一 直重復(fù)取微指令，執(zhí)行微指令，直到取出該條機(jī)器指令為止。根據(jù)取出指令的譯碼情況，形成該機(jī)器指令 執(zhí)行階段的微程序首地址并將該地址送微地址寄存器，從控制寄存器中讀出相應(yīng)的微指令送微指令寄存器， 由此產(chǎn)生各種微命令，并由微地址碼給出下一條微指令地址，重復(fù)取微

19、指令，執(zhí)行微指令的操作，直到微 程序的微指令執(zhí)行完畢，又返回下一條機(jī)器指令的取指階段。)解析：某計(jì)算機(jī)的數(shù)據(jù)通路結(jié)構(gòu)如圖5-1所示，寫出實(shí)現(xiàn)ADDR1，(R2)的微操作序列(含取指令及確定后繼指 n令地址)?！咎旖虼髮W(xué)2001年】 1(分?jǐn)?shù)：2.00) 正確答案：(正確答案：實(shí)現(xiàn)ADDR1，(R2)的微操作序列為：實(shí)現(xiàn)ADDR1，(R2)的微操作序列為：PCMAR：PC一BUS.BUS一MARM一MDR： READ (PC)+1一PC+1 MDR一IR； MDR一BUS.BUS一IR R1一LA； R1-BUS，BUS-LAR2-MAR； R2-BUS.BUS一MAR M-MDR： READ

20、MDR-LB： MDR一BUS.BUS一LB (LA) + (LB)一MDR； +，移位 器一BUS，BUS一MDR MDR一M： WRITE) 解析：解析：此計(jì)算機(jī)為單總線結(jié)構(gòu)。設(shè)CPU內(nèi)部結(jié)構(gòu)如圖5-2所示，此外還有B、C、D、E、H、L6個(gè)寄存器(圖中未畫出)，它們各自的輸入 和輸出端都與內(nèi)部總線相通，并分別受控制信號控制(如Bin寄存器B的輸入控制；Bout為寄存器B的輸 出控制)，假設(shè)ALU的結(jié)果直接送入Z寄存器中。要求從取指令開始，寫出完成下列指令的微操作序列及所需的控制信號。DDB，C(B) + (C)BSUBAC，H(AC) + (H)AC,(AC) (H)AC(分?jǐn)?shù)：2.00

21、) 正確答案：(正確答案：兩條指令的微操作序列如下：ADDB，C指令：(PC)MAR； PCout，MARin，Read(PC)+1一PC： +1 M(MAR)一MDR一IR ； MDRout，IRin B-Y ； Bout，Yin (9(Y) + (C)一z ： Gout，ALUin， + ” (Z)-B ； Zout，Bin suB AC，H 指令： (PC)-MAR ； PCout，MARin，Read (PC)+1-PC :+1 M(MAR)-MDR-IR ；MDRout，IRin AC-Y ；ACout，Yin (Y) 一(H)-z ；Hout，ALuin，一” (z)-AC ；Zo

22、ut，ACin) 解析： 某計(jì)算機(jī)有如圖5-3所示的功能部件，其中M為主存，MBR為主存數(shù)據(jù)寄存器，MA為主存地址寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器(具有自動(dòng)加1功能)，R0R3為通用寄存器，C、D為暫存寄存器，ALU為算術(shù)邏輯單元，移位寄存器可左移、右移、直通傳送?！疚靼搽娮涌萍即髮W(xué)2005年】(分?jǐn)?shù)：6.00)算術(shù)邏輯單元，移位寄存器可左移、右移、直通傳送?！疚靼搽娮涌萍即髮W(xué)2005年】(分?jǐn)?shù)：6.00).將所有的功能部件連接起來，組成完整的數(shù)據(jù)通路，并用單向或雙向箭頭表示信息傳送方向。(分?jǐn)?shù):2.00)正確答案：(正確答案：數(shù)據(jù)通路如圖5-6所示。解析：.寫出“ADDR1，(R2

23、) ”指令周期信息流。該指令的含義是將R1中的數(shù)與(R2)指示的主存單元中的數(shù)相 加，相加的結(jié)果直接傳送到R1中。(分?jǐn)?shù)：2.00) 正確答案：(正確答案：“ADDR1，(R2) ”指令執(zhí)行各階段信息流程如下：取指：(PC)-Bus-MARM(MAR)-MDR (MDR)-Bus-IR (PC)+1-PC 取源操作數(shù)：(R2)-Bus-MAR M(MAR)-MDR (MDR)-Bus-C 取目的操作數(shù)： (R1)-Bus-D 執(zhí)行階段： (C)+(D)-Bus-R1) 解析：.寫出“ADD(R1),R2”指令周期信息流。該指令的含義是將(R1)指示的主存單元中的數(shù)與R2中的數(shù)相 加，相加的結(jié)果傳送到(R1)中。(分?jǐn)?shù)：2.00) 正確答案：(正確答案：“ADD(R1),R2”指令執(zhí)行各階段信息流程如下：取指：(PC)fBusfMARM(MAR)fMDR (MDR)fBusflR (PC)+1PC 取源操作數(shù)：(R2)-Bus-C 取目的操作數(shù)：(Rl)-Bus-MAR M