兆瓦級風機安全鏈

=1MW級風機獨立安全鏈中基于

FPGA的超速保護設計與實現(xiàn)=1徐興康朱蘊李新育上海電氣自動化設計研究所有限公司摘要：采用FPGA設計并實現(xiàn)了MW級風機獨立安全鏈中純硬件的超速保護系統(tǒng)。該設計是基于Altera公司的ACEX1K芯片。該設計已成功應用于MW級風機主控系統(tǒng)中。關鍵詞：風機FPGA超速FPGABasedDesignandImplementofOverspeedProtectioninMWWindTurbinesIndependentSafetyChainXuXingkangZhuYunLiXinyuXuXingkangZhuYunLiXinyuAbstract:FPGAdesignandimplementationofpurehardwarespeedingoverprotectionsysteminMegawattsindependentsafetyThadesignisbasedonAltera'sACEX1Kchip.Thedesignhasbeenwindturbine’successfullyappliedonMegawattfanmaincontrolsystem.Keywords:windturbineFPGAoverspeed1引言在當今能源和環(huán)境問題日益受到關注的情況下，利用風能進行發(fā)電日益受到人們的重視。隨著科學技術(shù)的不斷發(fā)展，風力發(fā)電技術(shù)尤其是風電控制技術(shù)在世界范圍內(nèi)得到了飛快的發(fā)展，風力發(fā)電逐步走上了功率大、重量輕、造價低、可靠性高的商業(yè)化發(fā)展道路。我國地域遼闊、風力資源豐富，充分利用風能發(fā)電對解決我國日趨嚴重的能源問題和環(huán)境問題十分重要。近年來，我國風力發(fā)電已具備一定規(guī)模，到2001年底，已有27座稍具規(guī)模的風電場，風力發(fā)電總裝機量達399.9MW。作為風力資源較為豐富的國家，利用風能發(fā)電已具備一定規(guī)模。但是，風力發(fā)電控制技術(shù)主要是引進國外技術(shù)。目前，國內(nèi)已有許多單位開始著手自行開發(fā)和研究風電控制技術(shù)。公布的發(fā)明專利有一百多條。由于體制原因，理論算法研究優(yōu)先于實際開發(fā)，紙上談兵的較多，實際應用的較少，產(chǎn)業(yè)化的更少。護已成為可能。本文正是應用ALTERA公司的然而實際上，風能是一種低密度能源，具有不穩(wěn)定性和隨機性的特點?？刂萍夹g(shù)是風機安全高效運行的關鍵。在MW級風機控制運行中安全策略優(yōu)先級要高于控制策略的優(yōu)先級。因此獨立可靠的安全鏈系統(tǒng)是每個MW級風機主控系統(tǒng)所必需的，而在獨立安全鏈的每個環(huán)節(jié)中均采用最簡單可靠的硬件來實現(xiàn)。任何一臺大功率風機的控制系統(tǒng)，首先考慮的風機的失效安全保護，這是風機控制系統(tǒng)設計的關鍵。有些安全環(huán)節(jié)因其本身是開關量信號比較容易實現(xiàn)純硬件鏈路，但還有一些安全環(huán)節(jié)本身是需要精確的模擬量或數(shù)字量信號，難以用簡單的純硬件鏈路實現(xiàn)安全鏈控制。超速保護就是其中一個重要的安全環(huán)節(jié)。上海電氣自動化設計研究所有限公司研發(fā)的MW級大功率風機的控制系統(tǒng)中，獨立安全鏈是完全自主研發(fā)的擁有自主知識產(chǎn)權(quán)的產(chǎn)品。本篇論文正是闡述了其中的一個重要安全環(huán)節(jié)超速保護的設計與實現(xiàn)隨著現(xiàn)場可編程門陣列技術(shù)（FPGA）的飛速發(fā)展，利用FPGA芯片實現(xiàn)精確的純硬件超速保ACEX1K系列芯片的強大功能，來實現(xiàn)超速保護安全控制。2風機安全鏈的特點風機的安全系統(tǒng)是失效-安全控制模式，由于獨立安全鏈的存在，不會導致任何葉片向小的槳距角方向變距或?qū)е嘛L機的加速度旋轉(zhuǎn)。風機的安全鏈是一個硬線電路，所有為觸發(fā)緊急停機1或緊急停機2的觸點都是串聯(lián)的。安全環(huán)中的觸點有：1） 緊急停機按鈕1+2在機艙中；2） 緊急停機按鈕3在塔底；3） 風輪超速保護開關；4） 振動開關；5） 變槳距系統(tǒng)的一個觸點；6） 風機控制器的一個觸點（觸發(fā)此觸點的錯誤被列在錯誤列表中）；7） 輔助觸點，電路斷流器/變頻器；8） 解纜＞3圈（機械觸發(fā)）。如果安全鏈被打斷，則一個自鎖繼電器被釋放，此繼電器可以被人工復位，也可以在電網(wǎng)故障后恢復時通過脈沖繼電器復位。但風機安全鏈不能遠程復位。不能遠程復位。要使EP1K30TC144-3芯片能正常工作，需要如果風輪超速保護開關的安全環(huán)節(jié)失效，則可能導致風機飛車，造成無可挽回的經(jīng)濟損失。而風輪速度是獨立安全鏈系統(tǒng)中唯一需要精確測量的參數(shù)，為確保這個環(huán)節(jié)的可靠有效和必要的靈敏度，純硬件的智能超速保護產(chǎn)品是非常重要的。由于不能使用依賴于軟件運行的智能控制器，只有現(xiàn)場可編程陣列芯片(FPGA)能實現(xiàn)純硬件的智能超速保護。3FPGA芯片的特點FPGA近年來在國內(nèi)發(fā)展得非?？欤跃幊谭奖沆`活、集成度高、處理速度快、低功耗、高性價比、可靠性高等優(yōu)點受到了廣大電子設計人員的青睞。特別是在數(shù)字信號處理領域，現(xiàn)場可編程門陣列(FPGA)得到了廣泛的應用。ALTERA公司的ACEX1K系列芯片EP1K30TC144-3具有強大功能，其處理數(shù)據(jù)的速度能達到ns級。作為該設計系統(tǒng)中的主處理器，可以滿足實時性的要求。其規(guī)模相當于5萬門陣列，對應的配置芯片為EPC1。芯片最多可用的IO腳102個，可用RAM總共有24576Bits，最大可用LE個數(shù)1728。足夠滿足系統(tǒng)設計的需要。兩種電源，即VCCINT和VCCIO。VCCINT是提供芯片內(nèi)核工作的電源，必須保持恒定的2.5V直流供電。VCCIO是芯片輸入輸出引腳工作電源，根據(jù)輸入輸出的設備不同，可以接2.5V、3.3V或5.0V。每個ACEX1K芯片都具有一個功能強大的內(nèi)部門陣列，可以用來實現(xiàn)內(nèi)存和專門的復雜邏輯功能，也可以用來實現(xiàn)普通的簡單邏輯的功能。這些邏輯功能的實現(xiàn)可以用VHDL編程語言或功能框描述來設計完成，并且編程燒錄的一次性寫入的配置芯片中運行。芯片的每個I/O引腳兼容TTL標準和CMOS標準，并且有獨立的配置寄存器，通過此寄存器的設置，可配置I/O引腳的集電極開路方式，支持信號電平的轉(zhuǎn)換，便于系統(tǒng)外圍的擴展。4超速保護的FPGA功能塊連接圖1說明了超速保護的FPGA頂層模塊框圖。報警設定頻率為BCD碼輸入，為了將BCD碼轉(zhuǎn)換成二進制數(shù)，因此選用乘加模塊altmult_add，該模塊具有三組乘加輸入和一組13位數(shù)據(jù)寬度的輸出。風輪輸入的脈沖頻率范

圍較低，在0~99.9Hz之間，因此采用測量輸入脈沖脈寬的方法。選用2個5位數(shù)據(jù)寬度的比較模塊lpm_compare和1個5位數(shù)據(jù)寬度的計數(shù)模塊lpm_counter來確定輸入脈沖脈寬測量的計數(shù)寬度（以輸入脈沖上升沿為準）。同時采用頻率為100kHz的計數(shù)脈沖通過寬度為23位的計動作選用鎖存觸發(fā)器dff輸出報警信號。圖2說明了超速保護的FPGA時序圖。九頻率為1MHz晶振提供，進行分頻后得100kHz作為計數(shù)脈沖。人為輸入脈沖，范圍在在0~99.9Hz之間，fpga_out為超速保護輸出，高電平為輸出報警狀態(tài)。BH，B，BL為設定脈沖頻率的BCD碼，N為數(shù)模塊lpm_counter來測量輸入脈寬。為防止誤脈寬采樣的個數(shù)。圖1FPGA頂層功能框圖圖2FPGA時序圖5超速保護安全鏈的實現(xiàn)原理5.1BCD碼轉(zhuǎn)換二進制數(shù)的實現(xiàn)方法將用BCD碼設定的報警頻率0~99.9Hz轉(zhuǎn)換成二進制的數(shù)據(jù)，需要進行以下運算。由于小數(shù)無法表示，所以在開始整個運算前把小數(shù)點向右移一位（即XX.X—>XXX），同時把所測頻率人也乘以10（即^一>1區(qū)）。BH為設定頻率的百位，B為設定頻率的十位，BL為設定頻率的個位，因此可得到等式BHX100+BX10+BL，設該等式的值為￡。如此，需要乘加模塊altmult_add有3組乘加輸入，而固定的輸出數(shù)據(jù)寬度為13位。5.2脈寬測量計數(shù)寬度的實現(xiàn)方法超速保護通過測量輸入風輪脈沖的脈寬來確定報警保護狀態(tài)，為去除輸入的波動，需要測量多個輸入脈沖的脈寬取平均值。這就要求脈寬測量計數(shù)器的計數(shù)寬度可變（N21）。實現(xiàn)的方法是運用1個計數(shù)器和2個比較器完成的。首先用計數(shù)器對被測頻率匕進行0~15之間的計數(shù)（N的設定范圍為1~16），其次利用第一個比較器把計數(shù)值與常數(shù)1比較，當計數(shù)值大于1時比較器的輸出值變高。同時利用第二個比較器，把計數(shù)值與計數(shù)寬度N值比較，當計數(shù)值小于N值時，比較器的輸出值為高。最后把這兩個計數(shù)器的輸出值相與后所得的即為脈寬測量的計數(shù)寬度。5.3輸入脈沖寬度的測量輸入脈沖寬度的測量方法是采用數(shù)據(jù)寬度為23位的單向遞增計數(shù)模塊lpm_counter，計數(shù)的時鐘輸入為以(100kHz),計數(shù)的使能為5.2所述的計數(shù)寬度，則計數(shù)值X相當于時輸入脈沖的脈寬。此計數(shù)值乂通過與設定的/；計算值丑匕較，由鎖存觸發(fā)器dff輸出報警信號。5.4超速保護比較的原理假設輸入脈沖頻率為匕，連續(xù)采樣時脈沖，測量平均脈寬，當測量采用的計數(shù)頻率為fs，則脈寬采樣計數(shù)器的計數(shù)值X為TOC\o"1-5"\h\zX=NxfJfx (1)假設設定報警脈沖頻率為ft(BHx100+Bx10+BL=f))，連續(xù)采樣州個脈沖，測量平均脈寬，當測量采用的計數(shù)頻率為4，則脈寬報警計數(shù)器的計數(shù)值Y為Y=NxfJft (2)超速保護的測量誤差主要由式(1)中仗和此造成，如下式：AX=NxAf/f-NxfxAf/f2 (3)sxsxxfs與fx的最大值相比打了10000倍，所以AX的主要成份是AX。如圖3框圖所示。式(1)v式(2)，XVY,則匕＞￡，超速保護處于報警狀態(tài)。因此只要計數(shù)值X小于計數(shù)值Y，即可指示超速報警動作。在實際的測試過程中，得到表1。圖3對比框圖表1測試表

6超速保護的電路設計和線路板制作6.1原理圖原理圖4中，J2為有源晶振，工作電源為.3V,1MHz的頻率是提供給FPGA的工作頻率。J1為FPGA的JTAG口，用來對FPGA進行在線編程，在調(diào)試過程中可以更改參數(shù)；U2為EPC1是FPGA的配置芯片，當調(diào)試正確后，可用SUPERPROUSB編程器來對該配置芯片燒入程序，在現(xiàn)場應用。原理圖左下方的兩排電容是為FPGA芯片的去耦電容。FPGA的PIN55設為輸入采樣時鐘4，PIN125設為被測頻輪，設定PIN21、22、27、28為BCD碼81輸入，設定PIN17、18、19、20為BCD碼8輸入，設定PIN8、9、10、12為BCD碼81輸入，設定PIN29、30、31、32為BCD碼用輸入，設為PIN38為超速輸出FPGA_OUT。原理圖5中，J1、J2、J3為BCD播盤用來設定頻率XX.X，J4播盤用來設定脈寬采樣的個數(shù)No^了在設定BCD碼播盤數(shù)值后，其電平輸出與對應的二進制碼相符，需要在公共端力口上51Q的電阻上拉，而在另一端接1國的電阻下拉。原理圖中另外設計有3個不同顏色的發(fā)光二極管D1、D2、D3，D1點亮指示被測頻率已經(jīng)超過設定頻率；D2點亮指示FPGA的配制已經(jīng)成功；D3點亮指示被測量頻率是否輸入。 三=?=!--;=?圖4原理圖a圖5原理圖b原理圖6中，U3、U4為兩片TL10853端穩(wěn)壓電源芯片，通過調(diào)節(jié)調(diào)壓電路中的變阻魅和R8來取得2.5V和3.3V的輸出電壓，用來提供給t^PGA的VCCINT和VCCIO的供電電源。LS1為繼電器JQX-115F,當FPGA中的超速輸出FPGA_OUT為高時，三極管Q1、Q2導通。使得繼電器線包導通，觸電跳動，同時發(fā)光二極管得電發(fā)光。圖6原理圖c6.2線路板的制作為了使該裝置的體積變得更小更緊湊，所以把整個原理通過其不同的功能分成3個部分（如圖4~圖6所示），并布成3塊線路板（如圖7~圖12所示）。其中i板中主要是關于FPGA的配置以及相關器件；b板是作為該裝置的面板，可用來調(diào)節(jié)設定頻率、脈沖寬度、接線端子以及3個指示燈；c板主要作為該裝置的電源供電部分以及繼電器。3塊線路板的尺寸為：a板