數(shù)字設(shè)計(jì)原理與實(shí)踐：AD、DA轉(zhuǎn)換

A/D、D/A轉(zhuǎn)換電路主要內(nèi)容D/A、A/D轉(zhuǎn)換的基本原理各種D/A、A/D轉(zhuǎn)換器的工作原理；幾種集成D/A、A/D轉(zhuǎn)換器的應(yīng)用；估計(jì)D/A、A/D轉(zhuǎn)換器的誤差。引言模－數(shù)轉(zhuǎn)換：模擬信號(hào)→數(shù)字信號(hào)：

A/D轉(zhuǎn)換器(ADC:AnalogDigitalConverter)數(shù)－模轉(zhuǎn)換：數(shù)字信號(hào)→模擬信號(hào)：

D/A轉(zhuǎn)換器(DAC:DigitalAnalogConverter)數(shù)模轉(zhuǎn)換電路（DAC或D/A）基本DAC電路

常用DAC芯片及其應(yīng)用

DAC的主要性能參數(shù)及芯片選用的方法

(1)D/A功能:將數(shù)字量成正比地轉(zhuǎn)換成模擬量D/An=4位8位10位12位16位n位數(shù)字量模擬量0~5V或0~10VD/A轉(zhuǎn)換器原理D/A功能(續(xù))4位數(shù)據(jù):00000V11115V分辨率:5V/15=0.333V/每1個(gè)最低有效位8位數(shù)據(jù):000000000V111111115V分辨率:5V/255=0.0196V/每1個(gè)最低有效位電阻網(wǎng)絡(luò)模擬電子開關(guān)求和運(yùn)算放大器

(2)D/A的組成由三部分電路組成這種變換器由“電子模擬開關(guān)”、“權(quán)電阻求和網(wǎng)絡(luò)”、“運(yùn)算放大器”和“基準(zhǔn)電源”等部分組成。1、權(quán)電阻D/A變換器電子模擬開關(guān)(S0-S3)由電子器件構(gòu)成，其動(dòng)作受二進(jìn)制數(shù)D0-D3控制。當(dāng)DK＝1時(shí)，則相應(yīng)的開關(guān)SK接到位置1上，將基準(zhǔn)電源UR經(jīng)電阻Rk引起的電流接到運(yùn)算放大器的虛地點(diǎn)（如圖中S0、S1）當(dāng)Dk＝0時(shí)，開關(guān)Sk接到位置0，將相應(yīng)電流直接接地而不進(jìn)運(yùn)放（如圖中S2、S3）?；驹砀鶕?jù)反相比例運(yùn)算公式可得：顯然，輸出模擬電壓的大小直接與輸入二進(jìn)制數(shù)的大小成正比，從而實(shí)現(xiàn)了數(shù)字量到模擬量的轉(zhuǎn)換。Uo

=-URRF23R（）D3D0D1D223202122＋＋＋UR24（）D3D0D1D223202122＋＋＋=-RF＝R/2

和權(quán)電阻網(wǎng)絡(luò)相比，T形解碼網(wǎng)絡(luò)中電阻的類型少，只有R、2R兩種，電路構(gòu)成比較方便。2、T形解碼網(wǎng)絡(luò)D/A變換器(以4位為例)計(jì)算倒T型電阻網(wǎng)絡(luò)支路電流的

等效電路UD=URUC=UR/

2UB=UR/4UA=UR/8即：因此，每個(gè)2R支路中的電流也逐位減半。由于解碼網(wǎng)絡(luò)的電路結(jié)構(gòu)和參數(shù)匹配，使得上圖中D、C、B、A四點(diǎn)的電位逐位減半。I=I3+I2+I1+I0UR2R=D3UR16RD0UR8RD1UR4RD2+++=UR16R(8D3+4D2+2D1+1D0)uo=URRF16R(8D3+4D2+2D1+1D0)-和權(quán)電阻網(wǎng)絡(luò)相比，權(quán)電流DAC僅將VREF和電阻的組合變成了基準(zhǔn)電流源的2的負(fù)整數(shù)次冪的組合，其它關(guān)系未發(fā)生任何變化，電路構(gòu)成比較簡(jiǎn)單。3、權(quán)電流型DAC轉(zhuǎn)換器指輸入數(shù)字量的最低有效位（LSB）變化1個(gè)字所引起的輸出電壓變化值相對(duì)于滿刻度值（最大輸出電壓）的百分比。有時(shí)也用輸入數(shù)字量的有效位數(shù)（n）來表示分辨率。一、轉(zhuǎn)換精度1、分辨率DAC的主要性能參數(shù)及選用方法2、轉(zhuǎn)換誤差轉(zhuǎn)換誤差有絕對(duì)誤差和相對(duì)誤差兩種表示方法。對(duì)于某個(gè)輸入數(shù)字，實(shí)測(cè)輸出值與理論輸出值之差稱為絕對(duì)誤差。對(duì)于某個(gè)輸入數(shù)字，實(shí)測(cè)輸出值與理論輸出值之差同滿刻度之比稱為相對(duì)誤差。3、線性誤差

通常用線性誤差的大小表示D/A變換器的線性度。把偏離理想的輸入－輸出特性的偏差與滿刻度輸出之比的百分?jǐn)?shù)定義為非線性誤差（FSR）。建立時(shí)間定義為：從輸入數(shù)字量發(fā)生變化開始到輸出進(jìn)入穩(wěn)態(tài)值±0.5LSB范圍之內(nèi)所需要的時(shí)間。含運(yùn)算放大器的DAC其建立時(shí)間一般小于1.5μS，不含運(yùn)算放大器的DAC其建立時(shí)間一般小于100nS。DAC的轉(zhuǎn)換速度也稱轉(zhuǎn)換時(shí)間或建立時(shí)間，主要由DAC轉(zhuǎn)換網(wǎng)絡(luò)的延遲時(shí)間和運(yùn)算放大器的電壓變化率SR來決定。二、轉(zhuǎn)換速度模數(shù)轉(zhuǎn)換電路（ADC或A/D）A/D轉(zhuǎn)換的基本概念

基本ADC電路

ADC的主要性能參數(shù)及芯片選用A/D轉(zhuǎn)換的基本概念A(yù)/D轉(zhuǎn)換過程包括取樣、保持、量化和編碼四個(gè)步驟，前兩步在取樣-保持電路（S/H）中完成，后兩步在A/D轉(zhuǎn)換電路中完成。采樣定理：fs>=2fmax（理論計(jì)算）fs>=（4~5）fmax（實(shí)際應(yīng)用）采樣-保持：將采樣后的值保存下來，并在采樣脈沖結(jié)束之后到下一個(gè)采樣脈沖到來之前保持不變，保證ADC在此期間將樣值轉(zhuǎn)換成數(shù)字量。其原理與峰值檢測(cè)電路相同，電路有LF198等。量化與編碼

基本ADC電路并行比較型ADC特點(diǎn):轉(zhuǎn)換速度快,轉(zhuǎn)換時(shí)間10ns~1s逐次逼近型ADC

特點(diǎn):轉(zhuǎn)換速度中,轉(zhuǎn)換時(shí)間幾s~100s雙積分型ADC特點(diǎn):轉(zhuǎn)換速度慢,轉(zhuǎn)換時(shí)間幾百s~幾ms電路由三部分組成:分壓器、比較器和編碼器。這種A/D變換器的優(yōu)點(diǎn)是轉(zhuǎn)換速度快，缺點(diǎn)是所需比較器數(shù)目多，位數(shù)越多矛盾越突出。1、并行比較型ADC-++uxERRRRRRRRD2D1D0數(shù)字輸出AGFECDB編碼器7E/86E/85E/84E/83E/82E/8E/8-++-++-++-++-++-++比較器輸入E>ux

>7E/87E/8>ux

>6E/86E/8>ux>5E/85E/8>ux

>4E/84E/8>ux

>3E/83E/8>ux

>2E/82E/8>ux

>1E/81E/8>ux

>0ABCDEFGD2D0D1編碼器輸出輸入電壓ux11111111111111110000111110000000000000000000000000000000001111111111111111111000邏輯狀態(tài)關(guān)系表其工作原理可用天平秤重作比喻。若有四個(gè)砝碼共重15克，每個(gè)重量分別為8、4、2、1克。設(shè)待秤重量Wx=13克，可以用下表步驟來秤量：砝碼重第一次第二次第三次第四次加4克加2克加1克8克砝碼總重<待測(cè)重量Wx，故保留砝碼總重仍<待測(cè)重量Wx，故保留砝碼總重>待測(cè)重量Wx，故撤除砝碼總重＝待測(cè)重量Wx，故保留暫時(shí)結(jié)果8克12克12克13克

結(jié)論2、逐次逼近型ADC－＋＋10001000D/Aux(待轉(zhuǎn)換的模擬電壓)uouc控制邏輯數(shù)碼寄存器移位寄存器時(shí)鐘清0、置數(shù)清0、置數(shù)CP、(移位命令)“1”狀態(tài)是否保留控制端原理框圖雙積分型ADC是一種電壓-時(shí)間間接型模數(shù)轉(zhuǎn)換器其轉(zhuǎn)換原理如下圖所示，主要有積分器、比較器、計(jì)數(shù)器和控制電路組成工作過程由對(duì)基準(zhǔn)源和樣值兩次積分完成。3、雙積分型ADC雙積分型A/D轉(zhuǎn)換器的電壓波形圖一、分辨率：以輸出二進(jìn)制代碼的位數(shù)表示分辨率。位數(shù)越多，量化誤差越小，轉(zhuǎn)換精度越高。三、轉(zhuǎn)換速度：完成一次A/D轉(zhuǎn)換所需要的時(shí)間，即從它