直流電機的PWM控制

-.z.設(shè)計報告課程名稱在系統(tǒng)編程技術(shù)任課教師設(shè)計題目直流電機的PWM控制班級**日期2011年6月13日一、題目分析本實驗設(shè)計的直流電機的PWM控制系統(tǒng)需要滿足以下兩點要求：eq\o\ac(○,1)直流電機的轉(zhuǎn)速具有4個檔位可供調(diào)節(jié)；eq\o\ac(○,2)通過按鍵控制直流電機的轉(zhuǎn)向。二、方案選擇方案一：采用AT89S52單片機控制產(chǎn)生PWM信號。一般的，通過模擬比擬器產(chǎn)生PWM波，比擬器的一端接給定的參考電壓，另一端接周期性線性增加的鋸齒波電壓。當鋸齒波的電壓小于比擬器的參考電壓〔閾值電壓〕時輸出低電平，反之輸出高電平。通過改變比擬器的參考電壓來改變PWM波形中高電平的寬度，即占空比。系統(tǒng)具體框圖如下列圖所示：電壓比擬器D/A鋸齒波AT89S52電壓比擬器D/A鋸齒波AT89S52單片機功率放大電路D/A基準電壓D/A基準電壓圖1單片機實現(xiàn)PWM控制系統(tǒng)框圖方案二：利用FPGA內(nèi)部資源實現(xiàn)產(chǎn)生PWM波。用VHDL語言描述設(shè)計數(shù)字比擬器，數(shù)字比擬器的一端接設(shè)定值計數(shù)器輸出，另一端接線性遞增計數(shù)器輸出端。當線性計數(shù)器的計數(shù)值小于設(shè)定值時輸出低電平，反之輸出高電平。方案一需要通過D/A轉(zhuǎn)換器產(chǎn)生鋸齒波電壓和設(shè)置參考電壓，通過外接模擬比擬器輸出PWM波形，因此外圍電路比擬復雜。方案二省去了外接D/A轉(zhuǎn)化器和模擬比擬器，F(xiàn)PGA外部連線很少，電路更加簡單、便于控制。所以本系統(tǒng)選擇方案二。三、系統(tǒng)細化框圖基于FPGA的直流電機PWM控制電路主要由以下三個局部組成：FPGA中PWM脈寬調(diào)制信號產(chǎn)生電路。FPGA中的正/反轉(zhuǎn)方向控制電路。H橋功率驅(qū)動電路。圖2FPGA直流電機驅(qū)動控制系統(tǒng)框圖四、各模塊設(shè)計與實現(xiàn)由系統(tǒng)細化框圖可得系統(tǒng)頂層原理圖，如附錄1所示。系統(tǒng)頂層包括設(shè)定計數(shù)器、鋸齒波發(fā)生器、數(shù)字比擬器、旋轉(zhuǎn)方向控制電路和H橋驅(qū)動電路。4.1設(shè)定計數(shù)器的設(shè)計設(shè)定計數(shù)器為系統(tǒng)的轉(zhuǎn)速控制模塊，此模塊等效于模擬電路的比擬器的基準電壓。通過CASE語句實現(xiàn)對不同數(shù)值選擇，從而實現(xiàn)改變基準數(shù)值。如下圖，具體程序?qū)崿F(xiàn)如附錄2所示圖3設(shè)定計數(shù)器的頂層模塊圖4.2鋸齒波發(fā)生器的設(shè)計此鋸齒波發(fā)生器的實質(zhì)為一四進制計數(shù)器和鎖存器的組合。脈寬技術(shù)器在時鐘脈沖的鼓勵下輸出從0開場增大的鋸齒波。每增大一次后對外發(fā)送一次。如下圖，具體程序?qū)崿F(xiàn)如附錄3所示圖4鋸齒波發(fā)生器的頂層模塊圖4.3數(shù)字比擬器的設(shè)計數(shù)字比擬器的輸入端接設(shè)定計數(shù)器的輸出端和鋸齒波發(fā)生器的輸出端，這兩路數(shù)據(jù)經(jīng)過數(shù)字比擬器處理后，選擇輸出較大的值，并維持一定長度的電平。如下列圖所示，具體程序?qū)崿F(xiàn)如附錄4所示。圖5數(shù)字比擬器頂層模塊圖4.4旋轉(zhuǎn)方向控制電路的設(shè)計旋轉(zhuǎn)方向控制電路控制直流電機轉(zhuǎn)向，該電路由兩個2選1多路選擇器組成。如下列圖所示，具體程序?qū)崿F(xiàn)如附錄5所示圖6旋轉(zhuǎn)方向控制電路頂層模塊圖4.5H橋功率驅(qū)動電路設(shè)計H橋功率驅(qū)動電路為BTL功率放大電路的典型應用。具體實現(xiàn)電路，如下列圖所示圖7H橋功率驅(qū)動電路五、時序仿真與功能仿真取ENDTime為50us，以便有足夠長的時間觀察，CLK時鐘信號設(shè)置頻率為20MHz。仿真波形如下列圖所示占空比100%占空比11/15占空比6/15占空比100%占空比11/15占空比6/15占空比1/15圖8時序仿真波形圖六、總結(jié)經(jīng)過為期近一個月的課程設(shè)計，感覺不只是時間的考驗而且是對耐心的考驗。不過，最終還是完成了"直流電機的PWM控制〞。從比照中得出，用FPGA實現(xiàn)PWM波的控制較模擬電路更為簡單、穩(wěn)定，從比擬器中看就很容易得出此結(jié)論。另外，PROCESS在FPGA中進展并行操作，從此項特點上可以看出FPGA在人工智能和機器人的開發(fā)上具有很大的潛力。所以，研究FPGA對直流電機的控制對開展機電一體化技術(shù)具有很好的鋪墊作用。七、參考文獻[1]松"EDA技術(shù)實用教程"[M]..科學．2002.10[2]吳繼華,王誠.AlteraFPGA/CPLD設(shè)計(高級篇)，人民郵電，2005[3]輝基于FPGA的數(shù)字系統(tǒng)設(shè)計**電子科技大學2008-11-1附錄：1、系統(tǒng)頂層原理圖2、設(shè)定計數(shù)器源代碼LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYDECTIS PORT(SET:INSTD_LOGIC; D:OUTSTD_LOGIC_VECTOR(3DOWNTO0));END;ARCHITECTUREoneOFDECTISSIGNALCQ:STD_LOGIC_VECTOR(1DOWNTO0);BEGINPROCESS(CQ)BEGINCASECQIS WHEN"00"=>D<="0001"; WHEN"01"=>D<="0110"; WHEN"10"=>D<="1011"; WHEN"11"=>D<="1111";WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;PROCESS(SET)BEGIN IFSET'EVENTANDSET='1'THENCQ<=CQ+1;ENDIF;ENDPROCESS;END;3、鋸齒波發(fā)生器源代碼LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYT5IS PORT(CLK:INSTD_LOGIC; AA:OUTSTD_LOGIC_VECTOR(4DOWNTO1));ENDT5;ARCHITECTUREBEHAVOFT5ISSIGNALCQI:STD_LOGIC_VECTOR(4DOWNTO0);BEGIN PROCESS(CLK) BEGIN IFCLK'EVENTANDCLK='1'THENCQI<=CQI+1; ENDIF; ENDPROCESS;AA<=CQI(4DOWNTO1);ENDBEHAV;4、數(shù)字比擬器源代碼LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCMP4IS PORT(A:STD_LOGIC_VECTOR(3DOWNTO0); B:STD_LOGIC_VECTOR(3DOWNTO0); AGB:OUTSTD_LOGIC);ENDCMP4;ARCHITECTUREBEHAVOFCMP4ISBEGIN PROCESS(A,B) BEGIN IF(A=B)OR(A>B)THENAGB<='1'; ELSEAGB<='0'; ENDIF;ENDPROCESS;ENDBEHAV;5、二選一選擇器源代碼LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNE