3測(cè)控技術(shù)抗干擾技術(shù)解析課件

雙擊添加主標(biāo)題第三章抗干擾技術(shù)--邵鐵鋒雙擊添加主標(biāo)題第三章抗干擾技術(shù)1第七章抗干擾技術(shù)7.1噪聲干擾的形成7.2硬件抗干擾技術(shù)7.3軟件抗干擾技術(shù)第七章抗干擾技術(shù)7.1噪聲干擾的形成7.2硬件抗干擾技2為什么要學(xué)習(xí)抗干擾技術(shù)？噪聲:電路或系統(tǒng)中出現(xiàn)的非期望的電信號(hào)干擾:噪聲對(duì)電路或系統(tǒng)產(chǎn)生的不良影響干擾的后果影響系統(tǒng)的測(cè)控精度降低系統(tǒng)的可靠性甚至導(dǎo)致系統(tǒng)的運(yùn)行混亂，造成生產(chǎn)事故干擾可以采取抗干擾措施削除或減弱其影響為什么要學(xué)習(xí)抗干擾技術(shù)？噪聲:電路或系統(tǒng)中出現(xiàn)的非期望3例如：電磁波對(duì)時(shí)鐘信號(hào)的干擾

計(jì)算機(jī)控制系統(tǒng)的時(shí)鐘電路產(chǎn)生CPU的工作時(shí)序脈沖，是CPU正常工作的關(guān)鍵部件。很多干擾歸根到底是破壞了時(shí)鐘的正常運(yùn)行，從而導(dǎo)致CPU的工作失控。圖中表明時(shí)鐘信號(hào)中疊加噪聲干擾后，會(huì)改變時(shí)鐘分頻信號(hào)，導(dǎo)致CPU工作時(shí)序發(fā)生紊亂。例如：電磁波對(duì)時(shí)鐘信號(hào)的干擾計(jì)算機(jī)控制系統(tǒng)的時(shí)鐘電路產(chǎn)生C4信噪比：

衡量干擾信號(hào)對(duì)有用信號(hào)的影響程度，即

可見(jiàn)，信噪比越大，干擾的影響越小。信噪比：57.1噪聲干擾的形成噪聲干擾形成的三要素:

噪聲源對(duì)噪聲敏感的接收電路噪聲源到接收電路間的耦合通道抑制噪聲干擾的方法:

降低噪聲源的強(qiáng)度使接受電路對(duì)噪聲不敏感抑制或切斷噪聲源與接收電路間耦合通道多數(shù)情況下,須在這三方面同時(shí)采取措施.7.1噪聲干擾的形成噪聲干擾形成的三要素:6外部干擾由使用條件和外部環(huán)境因素決定天電干擾，如雷電或大氣電離作用以及其他氣象引起的干擾電波；天體干擾，如太陽(yáng)或其他星球輻射的電磁波；電氣設(shè)備的干擾，如廣播電臺(tái)或通訊發(fā)射臺(tái)發(fā)出的電磁波，動(dòng)力機(jī)械、高頻爐、電焊機(jī)等都會(huì)產(chǎn)生干擾；具有瞬變過(guò)程的設(shè)備，熒光燈、開(kāi)關(guān)、電流斷路器、過(guò)載繼電器、指示燈等；電源的工頻干擾也可視為外部干擾。

7.1.1噪聲源外部干擾7.1.1噪聲源73測(cè)控技術(shù)抗干擾技術(shù)解析課件8內(nèi)部干擾內(nèi)部干擾9內(nèi)部干擾

由系統(tǒng)的結(jié)構(gòu)布局、制造工藝所引入的。有分布電容、分布電感引起的耦合感應(yīng)，電磁場(chǎng)輻射感應(yīng)，長(zhǎng)線傳輸造成的波反射；多點(diǎn)接地造成的電位差引入的干擾；裝置及設(shè)備中各種寄生振蕩引入的干擾以及熱噪聲、閃變?cè)肼暋⒓夥逶肼暤纫氲母蓴_；元器件本身產(chǎn)生的噪聲。

內(nèi)部干擾107.1.2噪聲的耦合方式干擾信號(hào)進(jìn)入測(cè)量裝置的途徑稱為耦合方式。干擾耦合主要有以下幾種方式：靜電電容耦合、電磁耦合、共阻抗耦合及漏電流耦合。7.1.2噪聲的耦合方式干擾信號(hào)進(jìn)入測(cè)量裝置的途徑稱11一、靜電電容耦合是兩個(gè)電路間存在寄生電容，干擾信號(hào)通過(guò)寄生電容耦合。圖所示為靜電電容耦合的原理圖。一、靜電電容耦合是兩個(gè)電路間存在寄生電容，干擾信號(hào)通過(guò)12靜電耦合定量分析小電流，高電壓噪聲源對(duì)測(cè)試系統(tǒng)的干擾主要是通過(guò)這種電容性耦合。靜電耦合定量分析小電流，高電壓噪聲源對(duì)測(cè)試系統(tǒng)的干擾主要是通13二、電磁耦合

電磁耦合是電路間存在互感，干擾信號(hào)通過(guò)互感耦合。圖是兩個(gè)電路電磁耦合的示意圖和等效圖。二、電磁耦合14電磁耦合是由于兩個(gè)電路間存在互感,如圖7-1-3,圖中導(dǎo)線1為干擾源,導(dǎo)線2為測(cè)試系統(tǒng)的一段電路,設(shè)導(dǎo)線1.2間的互感為M。當(dāng)導(dǎo)線1中有電流I1變化時(shí)，根據(jù)電路理論,則通過(guò)電磁耦合產(chǎn)生的互感干擾電壓為從上式可以看出:干擾電壓UN正比于干擾叫頻率,互感系數(shù)M和干擾電流I1,大電流低電壓干擾源,干擾耦合方式主要為這種電感性偶合電磁耦合是由于兩個(gè)電路間存在互感,如圖7-1-3,圖中導(dǎo)線115三、漏電流耦合(電阻性耦合)測(cè)試時(shí)由于絕緣不良，流經(jīng)絕緣電阻R的漏電流使電測(cè)裝置引起干擾.三、漏電流耦合(電阻性耦合)16四、共阻抗耦合共阻抗耦合是指兩個(gè)或兩個(gè)以上電路有公共阻抗時(shí)，一個(gè)電路中的電流變化在公共阻抗上產(chǎn)生的電壓。這個(gè)電壓會(huì)影響與公共阻抗相連的其它電路的工作，成為其干擾電壓。共阻抗耦合的主要形式有以下幾種：1.電源內(nèi)阻抗的耦合干擾2.公共地線耦合干擾3.輸出阻抗耦合干擾四、共阻抗耦合177.1.3噪聲的干擾模式噪聲源產(chǎn)生的噪聲通過(guò)各種耦合方式進(jìn)入系統(tǒng)內(nèi)部，造成干擾。根據(jù)噪聲進(jìn)入系統(tǒng)電路的存在模式可將噪聲分為兩種形態(tài)，即差摸噪聲和共模噪聲7.1.3噪聲的干擾模式噪聲源產(chǎn)生的噪聲通過(guò)各種耦合方式進(jìn)187.1.3噪聲的干擾模式一、

差模噪聲

能夠使接收電路的一個(gè)輸入端相對(duì)于另一輸入端產(chǎn)生電位差的噪聲。由于這種噪聲通常與輸入信號(hào)串聯(lián)，因此也稱之為差模噪聲。7.1.3噪聲的干擾模式一、差模噪聲197.1.3噪聲的干擾模式二、共模干擾

共模干擾是在信號(hào)接收器的兩個(gè)輸入端同時(shí)出現(xiàn)的干擾。特點(diǎn)是不影響有用信號(hào)電壓。當(dāng)信號(hào)接收器的輸入?yún)?shù)不對(duì)稱時(shí)，對(duì)測(cè)量結(jié)果產(chǎn)生影響。7.1.3噪聲的干擾模式二、共模干擾20共模干擾抑制比

共模干擾抑制比是表征測(cè)量系統(tǒng)對(duì)共模干擾的抑制能力的量，表達(dá)式為共模干擾抑制比也可以定義為系統(tǒng)的差模增益與共模增益之比，即共模干擾抑制比越高，對(duì)共模干擾抑制能力越強(qiáng)共模干擾抑制比217.2硬件抗干擾技術(shù)硬件抗干擾技術(shù)的種類:

接地技術(shù)屏蔽技術(shù)長(zhǎng)線傳輸?shù)母蓴_及抑制共模干擾的抑制差模干擾的抑制供電系統(tǒng)抗干擾印刷電路板抗干擾7.2硬件抗干擾技術(shù)硬件抗干擾技術(shù)的種類:227.2硬件抗干擾技術(shù)7.2.1接地技術(shù)一接地的基本概念接地是將某點(diǎn)與一個(gè)等電位點(diǎn)或等電位面之間用低電阻導(dǎo)體連接起來(lái),構(gòu)成一個(gè)基準(zhǔn)電位.7.2硬件抗干擾技術(shù)7.2.1接地技術(shù)237.2硬件抗干擾技術(shù)1.測(cè)控系統(tǒng)中地線的種類：(1)信號(hào)地(2)模擬地(3)數(shù)字地(4)負(fù)載地(5)系統(tǒng)地7.2硬件抗干擾技術(shù)1.測(cè)控系統(tǒng)中地線的種類：247.2硬件抗干擾技術(shù)2.共地和浮地如果系統(tǒng)地與大地絕緣,則該系統(tǒng)稱為浮地系統(tǒng).如果把系統(tǒng)地和大地相連,則該系統(tǒng)稱為共地系統(tǒng).這里的”大地”是指地球,人們常常把他的電位作為絕對(duì)基準(zhǔn)電位也就是絕對(duì)零電位.為了連接大地,可以在地下埋設(shè)銅板或插入金屬棒或利用金屬排水管作為連接大地的地線.7.2硬件抗干擾技術(shù)2.共地和浮地257.2硬件抗干擾技術(shù)7.2.1接地技術(shù)

接地技術(shù)是抑制干擾的一種重要措施，選擇合理的接地方式能夠有效地抑制干擾。

一、電測(cè)系統(tǒng)的接地

1.安全接地將裝置的機(jī)殼和底盤接大地，接地電阻在10Ω以下(計(jì)算機(jī)房等要求4Ω以下)。

2.信號(hào)接地

信號(hào)接地是使電測(cè)裝置的零電位(基準(zhǔn)電位)接地線，不一定接大地。

7.2硬件抗干擾技術(shù)7.2.1接地技術(shù)2611.3

常用的抑制干擾措施

3.信號(hào)源接地信號(hào)源地線是傳感器的零電位電平基準(zhǔn)，傳感器與其它測(cè)量設(shè)備在接地上有不同要求。

4.負(fù)載接地負(fù)載中的電流一般較大，在負(fù)載地線上產(chǎn)生的干擾也較大，故對(duì)負(fù)載地線與測(cè)量?jī)x器的地線有不同的要求。11.3常用的抑制干擾措施3.信號(hào)源接地2711.3

常用的抑制干擾措施二、電路一點(diǎn)接地準(zhǔn)則

1.單級(jí)一點(diǎn)接地準(zhǔn)則

如圖所示，電路中的7個(gè)點(diǎn)若分別接地，不同接地點(diǎn)間會(huì)產(chǎn)生干擾電壓，應(yīng)在一點(diǎn)接地。

11.3常用的抑制干擾措施二、電路一點(diǎn)接地準(zhǔn)則2811.3

常用的抑制干擾措施

2.多級(jí)電路一點(diǎn)接地

圖a所示的接地形式雖然避免了多點(diǎn)接地可能產(chǎn)生的干擾，但當(dāng)各級(jí)電平相差較大時(shí)，會(huì)產(chǎn)生較大的地電流干擾。圖b采用的分別接地方式適用于低頻電路。

11.3常用的抑制干擾措施2.多級(jí)電路一點(diǎn)接地297.2硬件抗干擾技術(shù)3.接地方式---單點(diǎn)接地與多點(diǎn)接地7.2硬件抗干擾技術(shù)3.接地方式---單點(diǎn)接地與多點(diǎn)接地307.2硬件抗干擾技術(shù)并聯(lián)單點(diǎn)接地:各個(gè)電路的地線只有一點(diǎn)(系統(tǒng)地)匯合各電路的對(duì)地電位只有與本電路的地電流和地線阻抗有關(guān),因而沒(méi)有公共阻抗耦合噪聲.這種聯(lián)接方式的缺點(diǎn)比較復(fù)雜的系統(tǒng),這一矛盾更加突出.在于所用地線太多，對(duì)于這種方式不能用在高頻信號(hào)系統(tǒng)。7.2硬件抗干擾技術(shù)并聯(lián)單點(diǎn)接地:各個(gè)電路的地線只有一點(diǎn)(317.2硬件抗干擾技術(shù)上述兩種接地都是屬于一點(diǎn)接地方式,主要用在低頻系統(tǒng)。在高頻系統(tǒng)中,通常采用多點(diǎn)接地方式。在這種系統(tǒng)中各個(gè)電路或元件的地線以最短的距離就近連到地線匯流排上,因地線很短,底板表面鍍銀,所以它們阻抗都很小。多點(diǎn)接地不能用在低頻系統(tǒng)中,因?yàn)楦鱾€(gè)電路的地電流流過(guò)地線匯流排的電阻會(huì)產(chǎn)生公共阻抗耦合噪聲。7.2硬件抗干擾技術(shù)上述兩種接地都是屬于一點(diǎn)接地方式,主要327.2硬件抗干擾技術(shù)一般的選擇標(biāo)準(zhǔn)是:在信號(hào)頻率低于1MHz時(shí),應(yīng)采用單點(diǎn)接地方式,而當(dāng)頻率高于10MHz,多點(diǎn)接地系統(tǒng)是最高的.對(duì)于頻率處于1~10MHz之間的系統(tǒng),可以采用單點(diǎn)接地方式,但地線長(zhǎng)度應(yīng)小于信號(hào)波長(zhǎng)的1/20.如果不能滿足這一要求,應(yīng)采用多點(diǎn)接地.在實(shí)際的低頻系統(tǒng)中,一般都采用串聯(lián)和并聯(lián)相結(jié)合的單點(diǎn)接地方式,這樣既兼顧了抑制公共阻抗耦合噪聲的需要,又不致使系統(tǒng)布線過(guò)于復(fù)雜.7.2硬件抗干擾技術(shù)一般的選擇標(biāo)準(zhǔn)是:在信號(hào)頻率低于1MH337.2硬件抗干擾技術(shù)二.接地環(huán)路與共摸干擾當(dāng)信號(hào)源與系統(tǒng)地都接大地時(shí),兩者之間就構(gòu)成了接地環(huán)路.由于大地電阻和地電流的影響,任何兩個(gè)接地點(diǎn)的電位都不相等.通常信號(hào)源和系統(tǒng)之間的距離可達(dá)數(shù)米至數(shù)十米,此時(shí)這兩個(gè)接地點(diǎn)之間的電位差影響就不能忽視.7.2硬件抗干擾技術(shù)二.接地環(huán)路與共摸干擾347.2硬件抗干擾技術(shù)三.系統(tǒng)的接地設(shè)計(jì)接地設(shè)計(jì)的兩個(gè)基本要求:1.消除各電路電流流徑一個(gè)公共地線阻抗時(shí)多產(chǎn)生的噪聲電壓.2.避免形成接地環(huán)路,引進(jìn)共模干擾.7.2硬件抗干擾技術(shù)三.系統(tǒng)的接地設(shè)計(jì)357.2硬件抗干擾技術(shù)系統(tǒng)接地設(shè)計(jì)通常包括以下幾個(gè)主要方面:1.輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇.2.電源變壓器靜電屏蔽層的接地.3.直流電源接地點(diǎn)的選擇4.印刷電路板的地線布局5.機(jī)柜地線的布局7.2硬件抗干擾技術(shù)系統(tǒng)接地設(shè)計(jì)通常包括以下幾個(gè)主要方面:361.輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇信號(hào)源端接地，而接收端浮地，則屏蔽層應(yīng)在信號(hào)源端接地信號(hào)源浮地，接收端接地，則屏蔽層應(yīng)在接收端接地1.輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇信號(hào)源端接地，而接收端浮地373.直流電源接地點(diǎn)的選擇不同性質(zhì)電源地線不能任意互聯(lián)，應(yīng)分別匯集于一點(diǎn)，再與系統(tǒng)地相接。3.直流電源接地點(diǎn)的選擇不同性質(zhì)電源地線不能任意互聯(lián)，應(yīng)分別384.印刷電路板的地線布局1.模擬地與數(shù)字地分設(shè)2.盡可能減少地線電阻3.在兩信號(hào)之間增設(shè)地隔離4.印刷電路板的地線布局1.模擬地與數(shù)字地分設(shè)395.機(jī)柜地線的布局5.機(jī)柜地線的布局407.2.2屏蔽技術(shù)1.靜電屏幕7.2.2屏蔽技術(shù)1.靜電屏幕412.電磁屏蔽

電磁屏蔽主要抑制高頻電磁場(chǎng)的干擾。3.磁屏蔽

磁屏蔽用來(lái)防止低頻磁場(chǎng)干擾2.電磁屏蔽42二、屏蔽的結(jié)構(gòu)形式屏蔽罩，屏蔽柵網(wǎng)，屏蔽銅箔，隔離倉(cāng)和導(dǎo)電涂料等。二、屏蔽的結(jié)構(gòu)形式屏蔽罩，屏蔽柵網(wǎng)，屏蔽銅箔，隔離倉(cāng)和導(dǎo)電涂437.2.3長(zhǎng)線傳輸?shù)母蓴_及抑制7.2.3長(zhǎng)線傳輸?shù)母蓴_及抑制44二反射干擾及抑制阻抗匹配（1）終端并聯(lián)阻抗匹配（2）始端串聯(lián)阻抗匹配（3）終端并聯(lián)隔直匹配（4）終端接箝位二極管匹配二反射干擾及抑制阻抗匹配451.終端阻抗匹配例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)120歐的匹配電阻。疊加了一個(gè)電壓1.終端阻抗匹配例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)146電阻取值：適當(dāng)調(diào)整R1和R2的阻值，可使R=RP。這種匹配方法也能消除波反射優(yōu)點(diǎn)：是波形的高電平下降較少缺點(diǎn)：是低電平抬高，從而降低了低電平的抗干擾能力兼顧高電平和低電平兩種情況，可選取R1=R2=2RP，此時(shí)等效電阻R=RP。實(shí)踐中寧可使高電平降低得稍多一些，而讓低電平抬高得少一些，可通過(guò)適當(dāng)選取電阻R1和R2，并使R1＞R2來(lái)達(dá)到此目的，當(dāng)然還要保證等效電阻R=RP。電阻取值：適當(dāng)調(diào)整R1和R2的阻值，可使R=RP。這種匹配方472．始端阻抗匹配在傳輸線始端串入電阻R，如圖8-16所示，也能基本上消除反射，達(dá)到改善波形的目的。一般選擇始端匹配電阻R為

R＝RP－RSC

（8-3）其中，RSC為門A輸出低電平時(shí)的輸出阻抗。在DSP與外部的SDRAM連接的傳輸線上，常見(jiàn)的做法是用一個(gè)33歐（TI給的）的電阻串聯(lián)實(shí)現(xiàn)阻抗匹配

2．始端阻抗匹配在DSP與外部的SDRAM連接的傳輸線上，常48始端匹配方法的優(yōu)點(diǎn)：波形的高電平不變，缺點(diǎn)：波形低電平會(huì)抬高。其原因是終端門B的輸入電流在始端匹配電阻R上的壓降所造成的。顯然，終端所帶負(fù)載門個(gè)數(shù)越多，則低電平抬高得越顯著。始端匹配方法的優(yōu)點(diǎn)：波形的高電平不變，49長(zhǎng)線驅(qū)動(dòng)長(zhǎng)線驅(qū)動(dòng)必須采用驅(qū)動(dòng)電路和接收電路：

驅(qū)動(dòng)電路：TTL差分接收電路：差分TTL長(zhǎng)線驅(qū)動(dòng)長(zhǎng)線驅(qū)動(dòng)必須采用驅(qū)動(dòng)電路和接收電路：507.2.4共模干擾的抑制一、隔離技術(shù)二、浮置技術(shù)三、浮動(dòng)電容切換法7.2.4共模干擾的抑制一、隔離技術(shù)51隔離技術(shù)隔離變壓器2.縱向扼流圈3.光電耦合器隔離技術(shù)隔離變壓器527.2.5差模干擾抑制一、頻率濾波法二、積分法三、電平鑒別法1.采用脈沖隔離門抑制干擾2.采用削波抑制干擾四、脈寬鑒別法7.2.5差模干擾抑制一、頻率濾波法537.2.6供電系統(tǒng)抗干擾一、從供電系統(tǒng)竄入的干擾二、供電系統(tǒng)抗干擾措施1.電源濾波和退偶2.采用不間斷電源和開(kāi)關(guān)式直流穩(wěn)壓電源3.系統(tǒng)分別供電和采用電源模塊單獨(dú)供電4.供電系統(tǒng)饋線要合理分布7.2.6供電系統(tǒng)抗干擾一、從供電系統(tǒng)竄入的干擾547.2.7印刷電路板抗干擾一、合理布置印刷電路板上的器件二、合理分配印刷電路板插腳三、印刷電路板合理布線四、電源線布線五、印刷電路板的接地線設(shè)計(jì)六、印刷電路板的屏蔽七、去耦電容器的配置7.2.7印刷電路板抗干擾一、合理布置印刷電路板上的器件55PCB設(shè)計(jì)一、電磁兼容的基本概念1、問(wèn)題的提出：隨著電子技術(shù)的發(fā)展，電子設(shè)備的應(yīng)用越來(lái)越普及，電子系統(tǒng)的規(guī)模越來(lái)越龐大，而體積卻越來(lái)越小，電子設(shè)備的安裝越來(lái)越密集，電子設(shè)備內(nèi)部元器件的安裝密度越來(lái)越高。使得電子設(shè)備之間、設(shè)備內(nèi)部電路之間的干擾問(wèn)題越來(lái)越突出。

PCB設(shè)計(jì)一、電磁兼容的基本概念562、什么是電磁兼容?

電磁兼容性（ElectromagneticCompatibility----EMC)是指設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁干擾的能力。（國(guó)標(biāo)GB/T4365-1995）通俗的講：電磁兼容是指多個(gè)設(shè)備或系統(tǒng)在同一環(huán)境中能夠正常工作。其含義包括兩個(gè)方面：不能形成干擾，也不能被干擾。換句話說(shuō)：電磁兼容解決的是設(shè)備間干擾與被干擾的問(wèn)題。2、什么是電磁兼容?573、電磁兼容研究的主要內(nèi)容：電磁兼容設(shè)計(jì)；電磁兼容測(cè)試；電磁兼容標(biāo)準(zhǔn)及電磁兼容預(yù)測(cè)。4、電磁干擾的三要素：

干擾源耦合通道敏感體3、電磁兼容研究的主要內(nèi)容：干擾源耦合通道敏感體585、解決干擾的基本思路該三要素本身形成了一個(gè)干擾系統(tǒng)，切斷系統(tǒng)中任何一個(gè)環(huán)節(jié)都可以切斷干擾。6、電磁干擾的定義、分類

任何可能引起裝置、設(shè)備或系統(tǒng)性能降低的電磁現(xiàn)象。國(guó)標(biāo)GB/T4365-1995）

場(chǎng)的干擾：電場(chǎng)的干擾，磁場(chǎng)的干擾，電磁輻射的干擾。傳導(dǎo)干擾：公共阻抗干擾（電阻、電容、電感），地干擾，漏電干擾5、解決干擾的基本思路597、電磁干擾的解決方法空間分離：地點(diǎn)位置控制，自然地形隔離，方位角控制，電場(chǎng)矢量方向控制。頻率管理：頻率管制，濾波，頻率變換。地線隔離：變壓器隔離，光電隔離，繼電器隔離，DC/DC變換傳輸通道抑制：濾波，屏蔽。時(shí)間分割：時(shí)間分隔，同步。7、電磁干擾的解決方法608、什么叫EMC認(rèn)證

產(chǎn)品的EMC認(rèn)證是依據(jù)產(chǎn)品的電磁兼容標(biāo)準(zhǔn)和相應(yīng)的技術(shù)要求，經(jīng)過(guò)認(rèn)證機(jī)構(gòu)測(cè)試確認(rèn)，并通過(guò)頒發(fā)認(rèn)證證書(shū)和認(rèn)證標(biāo)志來(lái)證明某一產(chǎn)品符合相應(yīng)標(biāo)準(zhǔn)和相應(yīng)技術(shù)的要求。

8、什么叫EMC認(rèn)證

產(chǎn)品的EMC認(rèn)證是依據(jù)產(chǎn)品的電61在我國(guó)EMC認(rèn)證已納入3C認(rèn)證范圍(中國(guó)強(qiáng)制認(rèn)證，英文名稱為“ChinaCompulsoryCertification”，英文縮寫(xiě)為“CCC”，也可簡(jiǎn)稱為“3C認(rèn)證”)，國(guó)家對(duì)有強(qiáng)制性電磁兼容國(guó)家標(biāo)準(zhǔn)或強(qiáng)制性電磁兼容行業(yè)標(biāo)準(zhǔn)以及標(biāo)準(zhǔn)中有電磁兼容強(qiáng)制條款的產(chǎn)品實(shí)行安全認(rèn)證制度，對(duì)這些實(shí)施電磁兼容安全認(rèn)證的產(chǎn)品在進(jìn)入流通領(lǐng)域?qū)嵤?qiáng)制性監(jiān)督管理（沒(méi)有進(jìn)行電磁兼容安全認(rèn)證就不能進(jìn)入流通領(lǐng)域)。在我國(guó)EMC認(rèn)證已納入3C認(rèn)證范圍(中國(guó)強(qiáng)制認(rèn)證，英文名稱為629、電磁兼容性的測(cè)量9、電磁兼容性的測(cè)量63地線阻抗：地線的實(shí)施必須通過(guò)導(dǎo)體來(lái)實(shí)現(xiàn)，任何導(dǎo)體都存在阻抗，對(duì)地線來(lái)講主要是分布電阻和分布電感。而且由于趨膚效應(yīng)的存在，高頻影響更大。地線阻抗：地線的實(shí)施必須通過(guò)導(dǎo)體來(lái)實(shí)現(xiàn)，任何64導(dǎo)線阻抗：減小地線阻抗的方法：加大導(dǎo)線截面積，采用大面積接地，采用多股線，表面鍍銀等。導(dǎo)線阻抗：減小地線阻抗的方法：加大導(dǎo)線截面積，采用大面積接地65電路的抗干擾技術(shù)與PCB設(shè)計(jì)三、PCB的基本知識(shí)1、什么是印刷電路板？

印刷電路板也稱PCB(PrintedCircuitBoard)板,它是在敷銅板上用腐蝕的方法除去多余的銅箔、保留必要的銅箔作為導(dǎo)體而得到的可焊接電子元件的電路板。腐蝕后留下的可焊接元件的銅箔電路絕緣基板其分為：?jiǎn)蚊姘咫p面板多層板電路的抗干擾技術(shù)與PCB設(shè)計(jì)三、PCB的基本知識(shí)腐蝕后留下的66電路的抗干擾技術(shù)與PCB設(shè)計(jì)印制電路板的設(shè)計(jì)就是根據(jù)電路的功能、工作頻率、功率等合理的安排元件和導(dǎo)線。印制電路板的設(shè)計(jì)要綜合考慮電路參數(shù)、元件參數(shù)、安裝位置、尺寸大小、散熱、干擾、pcb材料等多種因素，折衷考慮

PCB板設(shè)計(jì)的好壞沒(méi)有統(tǒng)一的標(biāo)準(zhǔn)，只有一般的、指導(dǎo)性的意見(jiàn)。電路的抗干擾技術(shù)與PCB設(shè)計(jì)印制電路板67電路的抗干擾技術(shù)與PCB設(shè)計(jì)

2、電路板的層（Layer）：電路板中的層不是虛擬的而是印刷板材料本身實(shí)實(shí)在在的銅箔層,除了常用的單層電路板之外，由于一些較新的電子產(chǎn)品電子線路的元件密集中，所用的印刷板不僅有上下兩面雙層走線,在板的中間還設(shè)有能被特殊加工的夾層銅箔，例如計(jì)算機(jī)主板所用的印板材料多在4層以上。其分為：?jiǎn)蚊姘咫p面板多層板頂層Top過(guò)孔Via底層Bottom中間層Mid絕緣層電路的抗干擾技術(shù)與PCB設(shè)計(jì)2、電路板的層（Layer）68電路的抗干擾技術(shù)與PCB設(shè)計(jì)

3、各種膜（Mask）焊盤阻焊膜（SolderMask）絲印膜（Silkscreen）助焊膜（PastMask）電路的抗干擾技術(shù)與PCB設(shè)計(jì)3、各種膜（69多層板多層板70多層板多層板71電路的抗干擾技術(shù)與PCB設(shè)計(jì)4、敷銅板的分類敷銅板,全稱應(yīng)為敷銅箔層壓板，是在絕緣基板上粘一層銅箔而成。絕緣基板銅箔電路的抗干擾技術(shù)與PCB設(shè)計(jì)4、敷銅板的分類絕緣基板銅箔72電路的抗干擾技術(shù)與PCB設(shè)計(jì)（30）（1）酚醛紙敷銅板易潮，不阻燃，便宜，做收音機(jī)等。（2）環(huán)氧紙敷銅板耐潮、耐高溫，價(jià)偏高，做儀器、儀表等。（3）環(huán)氧玻璃布敷銅板基板透明，優(yōu)于前者，價(jià)較高，做高檔電器。（4）聚四氟乙烯敷銅板介質(zhì)損耗低價(jià)高，用于高頻電路（5）柔性電路板可彎曲電路的抗干擾技術(shù)與PCB設(shè)計(jì)（30）（1）酚醛紙敷銅板73電路的抗干擾技術(shù)與PCB設(shè)計(jì)5、PCB版的制作過(guò)程

A、根據(jù)電路原理圖設(shè)計(jì)PCB板圖

B、光繪成正像膠片

C、準(zhǔn)備敷銅板

D、上保護(hù)油墨

E、曝光

F、清洗

G、腐蝕

H、上阻焊油墨

I、曝光

J、清洗

K、印字符

L、上助焊劑電路的抗干擾技術(shù)與PCB設(shè)計(jì)5、PCB版的制作過(guò)程74電路的抗干擾技術(shù)與PCB設(shè)計(jì)干膜壓膜前壓膜后壓膜將經(jīng)處理之基板銅面透過(guò)熱壓方式貼上抗蝕干膜電路的抗干擾技術(shù)與PCB設(shè)計(jì)干膜壓膜前壓膜后壓膜75電路的抗干擾技術(shù)與PCB設(shè)計(jì)曝光經(jīng)光源作用將原始底片上的圖像轉(zhuǎn)移到感光底板上主要原物料:底片內(nèi)層所用底片為負(fù)片,即白色透光部分發(fā)生光聚合反應(yīng),黑色部分則因不透光,不發(fā)生反應(yīng),外層所用底片剛好與內(nèi)層相反,底片為正片UV光曝光前曝光后電路的抗干擾技術(shù)與PCB設(shè)計(jì)曝光UV光曝光前曝光后76電路的抗干擾技術(shù)與PCB設(shè)計(jì)顯影用堿液作用將未發(fā)生化學(xué)反應(yīng)之干膜部分沖掉主要原物料:Na2CO3使用將未發(fā)生聚合反應(yīng)之干膜沖掉,而發(fā)生聚合反應(yīng)之干膜則保留在板面上作為蝕刻時(shí)之抗蝕保護(hù)層顯影后顯影前電路的抗干擾技術(shù)與PCB設(shè)計(jì)顯影顯影后顯影前77電路的抗干擾技術(shù)與PCB設(shè)計(jì)蝕刻后蝕刻前蝕刻利用藥液將顯影后露出的銅蝕掉,形成內(nèi)層線路圖形主要原物料:蝕刻藥液(CuCl2)電路的抗干擾技術(shù)與PCB設(shè)計(jì)蝕刻后蝕刻前蝕刻78去膜后去膜前去膜利用強(qiáng)堿將保護(hù)銅面之抗蝕層剝掉,露出線路圖形主要原物料:NaOH電路的抗干擾技術(shù)與PCB設(shè)計(jì)去膜后去膜前去膜電路的抗干擾技術(shù)與PCB設(shè)計(jì)79電路的抗干擾技術(shù)與PCB設(shè)計(jì)設(shè)計(jì)印制板布局時(shí)考慮的幾個(gè)問(wèn)題（1）熱穩(wěn)定性的考慮（2）抗干擾性能的考慮（3）機(jī)械強(qiáng)度的考慮（4）布線及加工工藝（加工精度和成本）電路的抗干擾技術(shù)與PCB設(shè)計(jì)設(shè)計(jì)印制板布局時(shí)考慮的幾個(gè)問(wèn)題80電路的抗干擾技術(shù)與PCB設(shè)計(jì)（1）熱穩(wěn)定性的考慮意義：電子電路一般對(duì)溫度的變化比較敏感（參數(shù)變化），耐受高溫的能力也比較差（燒毀或壽命縮短），所以在設(shè)計(jì)印制電路板時(shí)必須考慮電路板的散熱和電路的熱穩(wěn)定性，使電路在規(guī)定的環(huán)境溫度范圍內(nèi)都能正常工作。

電路的抗干擾技術(shù)與PCB設(shè)計(jì)（1）熱穩(wěn)定性的考慮81不利因素：印制電路板本身是熱的不良導(dǎo)體；在平面安裝時(shí)不利于熱空氣對(duì)流（不透氣）；元件的安裝密度比較大，而且希望將所有元件都安裝在電路板上；體積越來(lái)越??；和防塵、防水、防潮存在矛盾。考慮因素：任何電路元件只要通電就會(huì)有損耗、就會(huì)發(fā)熱，設(shè)計(jì)印制電路板時(shí)主要是通過(guò)合理地安排元件的布局，盡可能有利于散熱和減少溫度的影響。不利因素：印制電路板本身是熱的不良導(dǎo)體；在平面安裝時(shí)不82電路的抗干擾技術(shù)與PCB設(shè)計(jì)假設(shè)一個(gè)平面安裝的電路板上各元件均勻分布且發(fā)熱量相等（稱為均勻熱負(fù)載），則熱平衡后板上溫度分布如圖所示所以，一般來(lái)講：

溫度敏感元件盡量靠近電路板的邊沿安裝；發(fā)熱量大的元件盡量靠近電路板的邊沿安裝；溫度敏感元件盡量遠(yuǎn)離發(fā)熱量大的元件和溫度比較高區(qū)域。溫升電路的抗干擾技術(shù)與PCB設(shè)計(jì)假設(shè)一個(gè)平83也可以采取隔熱措施：

在發(fā)熱元件和溫度敏感元件之間安裝一塊隔熱板；將發(fā)熱元件安裝在高位，溫度敏感元件安裝在低位。例如：將電路板立式安裝；或?qū)l(fā)熱元件架高安裝。也可以采取隔熱措施：84另一種方法是采取散熱措施：

給發(fā)熱元件加裝散熱器（分為自然、風(fēng)冷…..），并使熱量盡可能的排到機(jī)箱外；給發(fā)熱元件、溫度敏感元件下面打散熱孔，解決對(duì)流問(wèn)題；利用印制板銅箔散熱（兩面都利用時(shí)要打過(guò)孔，并去掉阻焊）；增加機(jī)箱的散熱性能（開(kāi)孔的大小、形狀、數(shù)量等），發(fā)熱元件靠近散熱孔；使用導(dǎo)熱硅脂等輔助材料。另一種方法是采取散熱措施：85電路的抗干擾技術(shù)與PCB設(shè)計(jì)（45）（2）抗干擾性能的考慮

干擾敏感元件和干擾源之間拉開(kāi)距離，如直尺排列，導(dǎo)線間距加大，高電平和低電平電路分開(kāi)；

干擾敏感元件和干擾源之間隔離，如導(dǎo)線隔離、元件隔離、電源地線層隔離，布線層隔離；

干擾敏感元件和干擾源之間變換方位，如導(dǎo)線避免平行，電感垂直安裝，電容垂直安裝；

干擾敏感元件和干擾源之間的頻譜錯(cuò)開(kāi)，減小帶寬；

電路的抗干擾技術(shù)與PCB設(shè)計(jì)（45）（2）抗干擾性能的考慮86合理進(jìn)行地線層分割，各電路模塊集中安裝，如數(shù)字模擬地分開(kāi)，干擾被干擾地分開(kāi)；

加寬電源、地線寬度，盡量用大面積接地；做好電源濾波，每個(gè)有源器件都要有濾波電容，而且離引腳最近。

利用印制板的分布電感和電容進(jìn)行濾波；如電源、地線層間重合。

減少電路板面積，減少信號(hào)回路的面積，減少導(dǎo)線長(zhǎng)度，使用表面安裝。合理進(jìn)行地線層分割，各電路模塊集中安裝，如87（3）機(jī)械強(qiáng)度的考慮

印制板的尺寸不能太大；<200*200mm

印制板的厚度不能太小；>1.0mm

大尺寸應(yīng)采取加固措施，周邊固定，中間支撐；

減小元件重量，重量較大的元件不能安裝在印制板或者專門加固；

體積較大的、重量較大的、高度較高的元件要加固，元件和印制板一起加固到機(jī)殼，必要時(shí)加緩沖墊；及減振、隔振措施。對(duì)振動(dòng)敏感的元器件，安置在振動(dòng)小的位置，或采取減振、隔振措施。例如分印制板、加橡膠墊等?？烧{(diào)電容、可調(diào)電感、電位器。元件的安裝高度控制在7-9mm。

固定螺絲一定要加彈簧墊圈；外接導(dǎo)線要固定，插頭插座要鎖定；元件和電路板不能有明顯的共振點(diǎn)。（3）機(jī)械強(qiáng)度的考慮88電路的抗干擾技術(shù)與PCB設(shè)計(jì)（4）布線及加工工藝導(dǎo)線的分布電感與互感；導(dǎo)線的分布電容；導(dǎo)線盡可能短直，轉(zhuǎn)彎要少；禁止環(huán)狀線；導(dǎo)線轉(zhuǎn)彎用45度角；到線寬度要連續(xù)；頂層和底層導(dǎo)線一般用垂直走向；同種類型的信號(hào)線同方向同長(zhǎng)度，保證時(shí)延相同；導(dǎo)線的寬度>10mil導(dǎo)線之間的間距>10mil焊盤的尺寸>50mil過(guò)孔的尺寸>40mil電路的抗干擾技術(shù)與PCB設(shè)計(jì)（4）布線及加工工藝897.3軟件抗干擾措施

引言

8.3.1指令冗余技術(shù)

8.3.2軟件陷阱技術(shù)7.3軟件抗干擾措施引言90引言

介紹了這么多的硬件電路抗干擾措施，再來(lái)看看軟件上又有哪些好的措施。數(shù)字濾波：首先是在控制系統(tǒng)的輸入輸出通道中，采用某種計(jì)算方法對(duì)通道的信號(hào)進(jìn)行數(shù)字處理，以削弱或?yàn)V除干擾噪聲，這就是在第四章中討論過(guò)的數(shù)字濾波方法。這是一種廉價(jià)而有效的軟件程序?yàn)V波，在控制系統(tǒng)中被廣泛采用。滲入：而對(duì)于那些可能穿過(guò)通道而進(jìn)入CPU的干擾，可采取指令冗余、軟件陷阱以及程序運(yùn)行監(jiān)視等措施來(lái)使CPU恢復(fù)正常工作。引言介紹了這么多的硬件電路抗干擾措施，再來(lái)918.3.1指令冗余技術(shù)作用：當(dāng)計(jì)算機(jī)系統(tǒng)受到外界干擾，破壞了CPU正常的工作時(shí)序，可能造成程序計(jì)數(shù)器PC的值發(fā)生改變，跳轉(zhuǎn)到隨機(jī)的程序存儲(chǔ)區(qū)。當(dāng)程序跑飛到某一單字節(jié)指令上，程序便自動(dòng)納入正軌；當(dāng)程序跑飛到某一雙字節(jié)指令上，有可能落到其操作數(shù)上，則CPU會(huì)誤將操作數(shù)當(dāng)操作碼執(zhí)行；當(dāng)程序跑飛到三字節(jié)指令上，因它有兩個(gè)操作數(shù)，出錯(cuò)的機(jī)率會(huì)更大。原理：為了解決這一問(wèn)題，可采用在程序中人為地插入一些空操作指令NOP或?qū)⒂行У膯巫止?jié)指令重復(fù)書(shū)寫(xiě)，此即指令冗余技術(shù)。由于空操作指令為單字節(jié)指令，且對(duì)計(jì)算機(jī)的工作狀態(tài)無(wú)任何影響，這樣就會(huì)使失控的程序在遇到該指令后，能夠調(diào)整其PC值至正確的軌道，使后續(xù)的指令得以正確地執(zhí)行。8.3.1指令冗余技術(shù)92副作用：但我們不能在程序中加入太多的冗余指令，以免降低程序正常運(yùn)行的效率。一般是在對(duì)程序流向起決定作用的指令之前以及影響系統(tǒng)工作狀態(tài)的重要指令之前都應(yīng)插入兩、三條NOP指令，還可以每隔一定數(shù)目的指令插入NOP指令，以保證跑飛的程序迅速納入正確軌道。局限：指令冗余技術(shù)可以減少程序出現(xiàn)錯(cuò)誤跳轉(zhuǎn)的次數(shù)，但不能保證在失控期間不干壞事，更不能保證程序納入正常軌道后就太平無(wú)事了。解決這個(gè)問(wèn)題還必須采用軟件容錯(cuò)技術(shù)，使系統(tǒng)的誤動(dòng)作減少，并消滅重大誤動(dòng)作。副作用：但我們不能在程序中加入太多的冗余指令，以免降低程序正938.3.2軟件陷阱技術(shù)作用：指令冗余使跑飛的程序安定下來(lái)是有條件的，首先跑飛的程序必須落到程序區(qū)，其次必須執(zhí)行到冗余指令。當(dāng)跑飛的程序落到非程序區(qū)(如EPROM中未使用的空間、程序中的數(shù)據(jù)表格區(qū))時(shí)，對(duì)此情況采取的措施就是設(shè)立軟件陷阱。方法：軟件陷阱，就是在非程序區(qū)設(shè)置攔截措施，使程序進(jìn)入陷阱，即通過(guò)一條引導(dǎo)指令，強(qiáng)行將跑飛的程序引向一個(gè)指定的地址，在那里有一段專門對(duì)程序出錯(cuò)進(jìn)行處理的程序。如果我們把這段程序的入口標(biāo)號(hào)稱為ERROR的話，軟件陷阱即為一條JMPERROR指令。為加強(qiáng)其捕捉效果，一般還在它前面加上兩條NOP指令，因此真正的軟件陷阱是由3條指令構(gòu)成：8.3.2軟件陷阱技術(shù)94NOPNOPJMPERROR位置：軟件陷阱安排在以下四種地方：未使用的中斷向量區(qū)，未使用的大片ROM空間，程序中的數(shù)據(jù)表格區(qū)以及程序區(qū)中一些指令串中間的斷裂點(diǎn)處。多多安插：由于軟件陷阱都安排在正常程序執(zhí)行不到的地方，故不影響程序的執(zhí)行效率，在當(dāng)前EPROM容量不成問(wèn)題的條件下，還應(yīng)多多安插軟件陷阱指令。

NOP95

968.4程序運(yùn)行監(jiān)視系統(tǒng)

引言

8.4.1WatchdogTimer工作原理

8.4.2WatchdogTimer實(shí)現(xiàn)方法8.4程序運(yùn)行監(jiān)視系統(tǒng)引言97引言

作用：工業(yè)現(xiàn)場(chǎng)難免會(huì)出現(xiàn)瞬間的尖峰高能脈沖干擾，可能會(huì)長(zhǎng)驅(qū)直入作用到CPU芯片上，使正在執(zhí)行的程序跑飛到一個(gè)臨時(shí)構(gòu)成的死循環(huán)中，這時(shí)候的指令冗余和軟件陷阱技術(shù)也無(wú)能為力，系統(tǒng)將完全癱瘓。此時(shí)必須強(qiáng)制系統(tǒng)復(fù)位，擺脫死循環(huán)。由于操作者不可能一直監(jiān)視系統(tǒng)，這就需要一個(gè)獨(dú)立于CPU之外的監(jiān)視系統(tǒng)，在程序陷入死循環(huán)時(shí)，能及時(shí)發(fā)現(xiàn)并自動(dòng)復(fù)位系統(tǒng)，這就是看守大門作用的程序運(yùn)行監(jiān)視系統(tǒng)，國(guó)外稱為“WatchdogTimer”，即看門狗定時(shí)器或看門狗。引言作用：工業(yè)現(xiàn)場(chǎng)難免會(huì)出現(xiàn)瞬間的尖峰高能脈沖干擾，可988.4.1WatchdogTimer工作原理為了保證程序運(yùn)行監(jiān)視系統(tǒng)的可靠性，監(jiān)視系統(tǒng)中必須包括一定的硬件部分，且應(yīng)完全獨(dú)立于CPU之外，但又要與CPU保持時(shí)時(shí)刻刻的聯(lián)系。因此，程序運(yùn)行監(jiān)視系統(tǒng)是硬件電路與軟件程序的巧妙結(jié)合。圖8-30給出了WatchdogTimer的工作原理。CPU可設(shè)計(jì)成由程序確定的定時(shí)器1，看門狗被設(shè)計(jì)成另一個(gè)定時(shí)器2，它的計(jì)時(shí)啟動(dòng)將因CPU的定時(shí)訪問(wèn)脈沖P1的到來(lái)而重新開(kāi)始，定時(shí)器2的定時(shí)到脈沖P2連到CPU的復(fù)位端。兩個(gè)定時(shí)周期必須是

T1＜T2，T1就是CPU定時(shí)訪問(wèn)定時(shí)器2的周期，也就是在CPU執(zhí)行的應(yīng)用程序中每隔T1時(shí)間安插一條訪問(wèn)指令。8.4.1WatchdogTimer工作原理99在正常情況下，CPU每隔T1時(shí)間便會(huì)定時(shí)訪問(wèn)定時(shí)器2，從而使定時(shí)器2重新開(kāi)始計(jì)時(shí)而不會(huì)產(chǎn)生溢出脈沖P2；而一旦CPU受到干擾陷入死循環(huán)，便不能及時(shí)訪問(wèn)定時(shí)器2，那么定時(shí)器2會(huì)在T2時(shí)間到達(dá)時(shí)產(chǎn)生定時(shí)溢出脈沖P2，從而引起CPU的復(fù)位，自動(dòng)恢復(fù)系統(tǒng)的正常運(yùn)行程序。在正常情況下，CPU每隔T1時(shí)間便會(huì)定時(shí)訪問(wèn)定時(shí)器2，從而使1003測(cè)控技術(shù)抗干擾技術(shù)解析課件1018.4.2WatchdogTimer實(shí)現(xiàn)方法以前的WatchdogTimer硬件部分是用單穩(wěn)電路或自帶脈沖源的計(jì)數(shù)器構(gòu)成，一是電路有些復(fù)雜，二是可靠性有些問(wèn)題。美國(guó)Xicor公司生產(chǎn)的X5045芯片，集看門狗功能、電源監(jiān)測(cè)、EEPROM、上電復(fù)位等四功能為一體，使用該器件將大大簡(jiǎn)化系統(tǒng)的結(jié)構(gòu)并提高系統(tǒng)的性能。8.4.2WatchdogTimer實(shí)現(xiàn)方法102

X5045與CPU的接口電路如圖8-31所示。X5045

只有8根引腳：

SCK：串行時(shí)鐘。SO：串行輸出，時(shí)鐘SCK的下降沿同步輸出數(shù)據(jù)。SI：串行輸入，時(shí)鐘SCK的上升沿鎖存數(shù)據(jù)。CS：片選信號(hào)，低電平時(shí)X5045工作，變?yōu)楦唠娖綍r(shí)將使看門狗定時(shí)器重新開(kāi)始計(jì)時(shí)。WP：寫(xiě)保護(hù)，低電平時(shí)寫(xiě)操作被禁止，高電平時(shí)所有功能正常。RESET：復(fù)位，高電平有效。用于電源檢測(cè)和看門狗超時(shí)輸出。VSS：地。VCC：電源電壓。X5045與CPU的接口電路如圖8-31所1033測(cè)控技術(shù)抗干擾技術(shù)解析課件104它與CPU的接口電路很簡(jiǎn)單，X5045的信號(hào)線SO、SI、SCK、CS與CPU的數(shù)據(jù)線D0~D3相連，用軟件控制引腳的讀（SO）、寫(xiě)（SI）及選通（CS）。X5045的引腳RESET與CPU的復(fù)位端RESET相連，利用訪問(wèn)程序造成CS引腳上的信號(hào)變化，就算訪問(wèn)了一次X5045。在CPU正常工作時(shí)，每隔一定時(shí)間(小于X5045的定時(shí)時(shí)間)運(yùn)行一次這個(gè)訪問(wèn)程序，X5045就不會(huì)產(chǎn)生溢出脈沖。一旦CPU陷入死循環(huán)，不再執(zhí)行該程序也即不對(duì)X5045進(jìn)行訪問(wèn)，則X5045就會(huì)在RESET端輸出寬度100ms400ms的正脈沖，足以使CPU復(fù)位。這里，X5045中的看門狗對(duì)CPU提供了完全獨(dú)立的保護(hù)系統(tǒng)，它提供了三種定時(shí)時(shí)間：200ms、600ms和1.4s，可用編程選擇。它與CPU的接口電路很簡(jiǎn)單，X5045的信號(hào)線SO、SI、S105雙擊添加主標(biāo)題第三章抗干擾技術(shù)--邵鐵鋒雙擊添加主標(biāo)題第三章抗干擾技術(shù)106第七章抗干擾技術(shù)7.1噪聲干擾的形成7.2硬件抗干擾技術(shù)7.3軟件抗干擾技術(shù)第七章抗干擾技術(shù)7.1噪聲干擾的形成7.2硬件抗干擾技107為什么要學(xué)習(xí)抗干擾技術(shù)？噪聲:電路或系統(tǒng)中出現(xiàn)的非期望的電信號(hào)干擾:噪聲對(duì)電路或系統(tǒng)產(chǎn)生的不良影響干擾的后果影響系統(tǒng)的測(cè)控精度降低系統(tǒng)的可靠性甚至導(dǎo)致系統(tǒng)的運(yùn)行混亂，造成生產(chǎn)事故干擾可以采取抗干擾措施削除或減弱其影響為什么要學(xué)習(xí)抗干擾技術(shù)？噪聲:電路或系統(tǒng)中出現(xiàn)的非期望108例如：電磁波對(duì)時(shí)鐘信號(hào)的干擾

計(jì)算機(jī)控制系統(tǒng)的時(shí)鐘電路產(chǎn)生CPU的工作時(shí)序脈沖，是CPU正常工作的關(guān)鍵部件。很多干擾歸根到底是破壞了時(shí)鐘的正常運(yùn)行，從而導(dǎo)致CPU的工作失控。圖中表明時(shí)鐘信號(hào)中疊加噪聲干擾后，會(huì)改變時(shí)鐘分頻信號(hào)，導(dǎo)致CPU工作時(shí)序發(fā)生紊亂。例如：電磁波對(duì)時(shí)鐘信號(hào)的干擾計(jì)算機(jī)控制系統(tǒng)的時(shí)鐘電路產(chǎn)生C109信噪比：

衡量干擾信號(hào)對(duì)有用信號(hào)的影響程度，即

可見(jiàn)，信噪比越大，干擾的影響越小。信噪比：1107.1噪聲干擾的形成噪聲干擾形成的三要素:

噪聲源對(duì)噪聲敏感的接收電路噪聲源到接收電路間的耦合通道抑制噪聲干擾的方法:

降低噪聲源的強(qiáng)度使接受電路對(duì)噪聲不敏感抑制或切斷噪聲源與接收電路間耦合通道多數(shù)情況下,須在這三方面同時(shí)采取措施.7.1噪聲干擾的形成噪聲干擾形成的三要素:111外部干擾由使用條件和外部環(huán)境因素決定天電干擾，如雷電或大氣電離作用以及其他氣象引起的干擾電波；天體干擾，如太陽(yáng)或其他星球輻射的電磁波；電氣設(shè)備的干擾，如廣播電臺(tái)或通訊發(fā)射臺(tái)發(fā)出的電磁波，動(dòng)力機(jī)械、高頻爐、電焊機(jī)等都會(huì)產(chǎn)生干擾；具有瞬變過(guò)程的設(shè)備，熒光燈、開(kāi)關(guān)、電流斷路器、過(guò)載繼電器、指示燈等；電源的工頻干擾也可視為外部干擾。

7.1.1噪聲源外部干擾7.1.1噪聲源1123測(cè)控技術(shù)抗干擾技術(shù)解析課件113內(nèi)部干擾內(nèi)部干擾114內(nèi)部干擾

由系統(tǒng)的結(jié)構(gòu)布局、制造工藝所引入的。有分布電容、分布電感引起的耦合感應(yīng)，電磁場(chǎng)輻射感應(yīng)，長(zhǎng)線傳輸造成的波反射；多點(diǎn)接地造成的電位差引入的干擾；裝置及設(shè)備中各種寄生振蕩引入的干擾以及熱噪聲、閃變?cè)肼?、尖峰噪聲等引入的干擾；元器件本身產(chǎn)生的噪聲。

內(nèi)部干擾1157.1.2噪聲的耦合方式干擾信號(hào)進(jìn)入測(cè)量裝置的途徑稱為耦合方式。干擾耦合主要有以下幾種方式：靜電電容耦合、電磁耦合、共阻抗耦合及漏電流耦合。7.1.2噪聲的耦合方式干擾信號(hào)進(jìn)入測(cè)量裝置的途徑稱116一、靜電電容耦合是兩個(gè)電路間存在寄生電容，干擾信號(hào)通過(guò)寄生電容耦合。圖所示為靜電電容耦合的原理圖。一、靜電電容耦合是兩個(gè)電路間存在寄生電容，干擾信號(hào)通過(guò)117靜電耦合定量分析小電流，高電壓噪聲源對(duì)測(cè)試系統(tǒng)的干擾主要是通過(guò)這種電容性耦合。靜電耦合定量分析小電流，高電壓噪聲源對(duì)測(cè)試系統(tǒng)的干擾主要是通118二、電磁耦合

電磁耦合是電路間存在互感，干擾信號(hào)通過(guò)互感耦合。圖是兩個(gè)電路電磁耦合的示意圖和等效圖。二、電磁耦合119電磁耦合是由于兩個(gè)電路間存在互感,如圖7-1-3,圖中導(dǎo)線1為干擾源,導(dǎo)線2為測(cè)試系統(tǒng)的一段電路,設(shè)導(dǎo)線1.2間的互感為M。當(dāng)導(dǎo)線1中有電流I1變化時(shí)，根據(jù)電路理論,則通過(guò)電磁耦合產(chǎn)生的互感干擾電壓為從上式可以看出:干擾電壓UN正比于干擾叫頻率,互感系數(shù)M和干擾電流I1,大電流低電壓干擾源,干擾耦合方式主要為這種電感性偶合電磁耦合是由于兩個(gè)電路間存在互感,如圖7-1-3,圖中導(dǎo)線1120三、漏電流耦合(電阻性耦合)測(cè)試時(shí)由于絕緣不良，流經(jīng)絕緣電阻R的漏電流使電測(cè)裝置引起干擾.三、漏電流耦合(電阻性耦合)121四、共阻抗耦合共阻抗耦合是指兩個(gè)或兩個(gè)以上電路有公共阻抗時(shí)，一個(gè)電路中的電流變化在公共阻抗上產(chǎn)生的電壓。這個(gè)電壓會(huì)影響與公共阻抗相連的其它電路的工作，成為其干擾電壓。共阻抗耦合的主要形式有以下幾種：1.電源內(nèi)阻抗的耦合干擾2.公共地線耦合干擾3.輸出阻抗耦合干擾四、共阻抗耦合1227.1.3噪聲的干擾模式噪聲源產(chǎn)生的噪聲通過(guò)各種耦合方式進(jìn)入系統(tǒng)內(nèi)部，造成干擾。根據(jù)噪聲進(jìn)入系統(tǒng)電路的存在模式可將噪聲分為兩種形態(tài)，即差摸噪聲和共模噪聲7.1.3噪聲的干擾模式噪聲源產(chǎn)生的噪聲通過(guò)各種耦合方式進(jìn)1237.1.3噪聲的干擾模式一、

差模噪聲

能夠使接收電路的一個(gè)輸入端相對(duì)于另一輸入端產(chǎn)生電位差的噪聲。由于這種噪聲通常與輸入信號(hào)串聯(lián)，因此也稱之為差模噪聲。7.1.3噪聲的干擾模式一、差模噪聲1247.1.3噪聲的干擾模式二、共模干擾

共模干擾是在信號(hào)接收器的兩個(gè)輸入端同時(shí)出現(xiàn)的干擾。特點(diǎn)是不影響有用信號(hào)電壓。當(dāng)信號(hào)接收器的輸入?yún)?shù)不對(duì)稱時(shí)，對(duì)測(cè)量結(jié)果產(chǎn)生影響。7.1.3噪聲的干擾模式二、共模干擾125共模干擾抑制比

共模干擾抑制比是表征測(cè)量系統(tǒng)對(duì)共模干擾的抑制能力的量，表達(dá)式為共模干擾抑制比也可以定義為系統(tǒng)的差模增益與共模增益之比，即共模干擾抑制比越高，對(duì)共模干擾抑制能力越強(qiáng)共模干擾抑制比1267.2硬件抗干擾技術(shù)硬件抗干擾技術(shù)的種類:

接地技術(shù)屏蔽技術(shù)長(zhǎng)線傳輸?shù)母蓴_及抑制共模干擾的抑制差模干擾的抑制供電系統(tǒng)抗干擾印刷電路板抗干擾7.2硬件抗干擾技術(shù)硬件抗干擾技術(shù)的種類:1277.2硬件抗干擾技術(shù)7.2.1接地技術(shù)一接地的基本概念接地是將某點(diǎn)與一個(gè)等電位點(diǎn)或等電位面之間用低電阻導(dǎo)體連接起來(lái),構(gòu)成一個(gè)基準(zhǔn)電位.7.2硬件抗干擾技術(shù)7.2.1接地技術(shù)1287.2硬件抗干擾技術(shù)1.測(cè)控系統(tǒng)中地線的種類：(1)信號(hào)地(2)模擬地(3)數(shù)字地(4)負(fù)載地(5)系統(tǒng)地7.2硬件抗干擾技術(shù)1.測(cè)控系統(tǒng)中地線的種類：1297.2硬件抗干擾技術(shù)2.共地和浮地如果系統(tǒng)地與大地絕緣,則該系統(tǒng)稱為浮地系統(tǒng).如果把系統(tǒng)地和大地相連,則該系統(tǒng)稱為共地系統(tǒng).這里的”大地”是指地球,人們常常把他的電位作為絕對(duì)基準(zhǔn)電位也就是絕對(duì)零電位.為了連接大地,可以在地下埋設(shè)銅板或插入金屬棒或利用金屬排水管作為連接大地的地線.7.2硬件抗干擾技術(shù)2.共地和浮地1307.2硬件抗干擾技術(shù)7.2.1接地技術(shù)

接地技術(shù)是抑制干擾的一種重要措施，選擇合理的接地方式能夠有效地抑制干擾。

一、電測(cè)系統(tǒng)的接地

1.安全接地將裝置的機(jī)殼和底盤接大地，接地電阻在10Ω以下(計(jì)算機(jī)房等要求4Ω以下)。

2.信號(hào)接地

信號(hào)接地是使電測(cè)裝置的零電位(基準(zhǔn)電位)接地線，不一定接大地。

7.2硬件抗干擾技術(shù)7.2.1接地技術(shù)13111.3

常用的抑制干擾措施

3.信號(hào)源接地信號(hào)源地線是傳感器的零電位電平基準(zhǔn)，傳感器與其它測(cè)量設(shè)備在接地上有不同要求。

4.負(fù)載接地負(fù)載中的電流一般較大，在負(fù)載地線上產(chǎn)生的干擾也較大，故對(duì)負(fù)載地線與測(cè)量?jī)x器的地線有不同的要求。11.3常用的抑制干擾措施3.信號(hào)源接地13211.3

常用的抑制干擾措施二、電路一點(diǎn)接地準(zhǔn)則

1.單級(jí)一點(diǎn)接地準(zhǔn)則

如圖所示，電路中的7個(gè)點(diǎn)若分別接地，不同接地點(diǎn)間會(huì)產(chǎn)生干擾電壓，應(yīng)在一點(diǎn)接地。

11.3常用的抑制干擾措施二、電路一點(diǎn)接地準(zhǔn)則13311.3

常用的抑制干擾措施

2.多級(jí)電路一點(diǎn)接地

圖a所示的接地形式雖然避免了多點(diǎn)接地可能產(chǎn)生的干擾，但當(dāng)各級(jí)電平相差較大時(shí)，會(huì)產(chǎn)生較大的地電流干擾。圖b采用的分別接地方式適用于低頻電路。

11.3常用的抑制干擾措施2.多級(jí)電路一點(diǎn)接地1347.2硬件抗干擾技術(shù)3.接地方式---單點(diǎn)接地與多點(diǎn)接地7.2硬件抗干擾技術(shù)3.接地方式---單點(diǎn)接地與多點(diǎn)接地1357.2硬件抗干擾技術(shù)并聯(lián)單點(diǎn)接地:各個(gè)電路的地線只有一點(diǎn)(系統(tǒng)地)匯合各電路的對(duì)地電位只有與本電路的地電流和地線阻抗有關(guān),因而沒(méi)有公共阻抗耦合噪聲.這種聯(lián)接方式的缺點(diǎn)比較復(fù)雜的系統(tǒng),這一矛盾更加突出.在于所用地線太多，對(duì)于這種方式不能用在高頻信號(hào)系統(tǒng)。7.2硬件抗干擾技術(shù)并聯(lián)單點(diǎn)接地:各個(gè)電路的地線只有一點(diǎn)(1367.2硬件抗干擾技術(shù)上述兩種接地都是屬于一點(diǎn)接地方式,主要用在低頻系統(tǒng)。在高頻系統(tǒng)中,通常采用多點(diǎn)接地方式。在這種系統(tǒng)中各個(gè)電路或元件的地線以最短的距離就近連到地線匯流排上,因地線很短,底板表面鍍銀,所以它們阻抗都很小。多點(diǎn)接地不能用在低頻系統(tǒng)中,因?yàn)楦鱾€(gè)電路的地電流流過(guò)地線匯流排的電阻會(huì)產(chǎn)生公共阻抗耦合噪聲。7.2硬件抗干擾技術(shù)上述兩種接地都是屬于一點(diǎn)接地方式,主要1377.2硬件抗干擾技術(shù)一般的選擇標(biāo)準(zhǔn)是:在信號(hào)頻率低于1MHz時(shí),應(yīng)采用單點(diǎn)接地方式,而當(dāng)頻率高于10MHz,多點(diǎn)接地系統(tǒng)是最高的.對(duì)于頻率處于1~10MHz之間的系統(tǒng),可以采用單點(diǎn)接地方式,但地線長(zhǎng)度應(yīng)小于信號(hào)波長(zhǎng)的1/20.如果不能滿足這一要求,應(yīng)采用多點(diǎn)接地.在實(shí)際的低頻系統(tǒng)中,一般都采用串聯(lián)和并聯(lián)相結(jié)合的單點(diǎn)接地方式,這樣既兼顧了抑制公共阻抗耦合噪聲的需要,又不致使系統(tǒng)布線過(guò)于復(fù)雜.7.2硬件抗干擾技術(shù)一般的選擇標(biāo)準(zhǔn)是:在信號(hào)頻率低于1MH1387.2硬件抗干擾技術(shù)二.接地環(huán)路與共摸干擾當(dāng)信號(hào)源與系統(tǒng)地都接大地時(shí),兩者之間就構(gòu)成了接地環(huán)路.由于大地電阻和地電流的影響,任何兩個(gè)接地點(diǎn)的電位都不相等.通常信號(hào)源和系統(tǒng)之間的距離可達(dá)數(shù)米至數(shù)十米,此時(shí)這兩個(gè)接地點(diǎn)之間的電位差影響就不能忽視.7.2硬件抗干擾技術(shù)二.接地環(huán)路與共摸干擾1397.2硬件抗干擾技術(shù)三.系統(tǒng)的接地設(shè)計(jì)接地設(shè)計(jì)的兩個(gè)基本要求:1.消除各電路電流流徑一個(gè)公共地線阻抗時(shí)多產(chǎn)生的噪聲電壓.2.避免形成接地環(huán)路,引進(jìn)共模干擾.7.2硬件抗干擾技術(shù)三.系統(tǒng)的接地設(shè)計(jì)1407.2硬件抗干擾技術(shù)系統(tǒng)接地設(shè)計(jì)通常包括以下幾個(gè)主要方面:1.輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇.2.電源變壓器靜電屏蔽層的接地.3.直流電源接地點(diǎn)的選擇4.印刷電路板的地線布局5.機(jī)柜地線的布局7.2硬件抗干擾技術(shù)系統(tǒng)接地設(shè)計(jì)通常包括以下幾個(gè)主要方面:1411.輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇信號(hào)源端接地，而接收端浮地，則屏蔽層應(yīng)在信號(hào)源端接地信號(hào)源浮地，接收端接地，則屏蔽層應(yīng)在接收端接地1.輸入信號(hào)傳輸線屏蔽接地點(diǎn)的選擇信號(hào)源端接地，而接收端浮地1423.直流電源接地點(diǎn)的選擇不同性質(zhì)電源地線不能任意互聯(lián)，應(yīng)分別匯集于一點(diǎn)，再與系統(tǒng)地相接。3.直流電源接地點(diǎn)的選擇不同性質(zhì)電源地線不能任意互聯(lián)，應(yīng)分別1434.印刷電路板的地線布局1.模擬地與數(shù)字地分設(shè)2.盡可能減少地線電阻3.在兩信號(hào)之間增設(shè)地隔離4.印刷電路板的地線布局1.模擬地與數(shù)字地分設(shè)1445.機(jī)柜地線的布局5.機(jī)柜地線的布局1457.2.2屏蔽技術(shù)1.靜電屏幕7.2.2屏蔽技術(shù)1.靜電屏幕1462.電磁屏蔽

電磁屏蔽主要抑制高頻電磁場(chǎng)的干擾。3.磁屏蔽

磁屏蔽用來(lái)防止低頻磁場(chǎng)干擾2.電磁屏蔽147二、屏蔽的結(jié)構(gòu)形式屏蔽罩，屏蔽柵網(wǎng)，屏蔽銅箔，隔離倉(cāng)和導(dǎo)電涂料等。二、屏蔽的結(jié)構(gòu)形式屏蔽罩，屏蔽柵網(wǎng)，屏蔽銅箔，隔離倉(cāng)和導(dǎo)電涂1487.2.3長(zhǎng)線傳輸?shù)母蓴_及抑制7.2.3長(zhǎng)線傳輸?shù)母蓴_及抑制149二反射干擾及抑制阻抗匹配（1）終端并聯(lián)阻抗匹配（2）始端串聯(lián)阻抗匹配（3）終端并聯(lián)隔直匹配（4）終端接箝位二極管匹配二反射干擾及抑制阻抗匹配1501.終端阻抗匹配例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)120歐的匹配電阻。疊加了一個(gè)電壓1.終端阻抗匹配例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)1151電阻取值：適當(dāng)調(diào)整R1和R2的阻值，可使R=RP。這種匹配方法也能消除波反射優(yōu)點(diǎn)：是波形的高電平下降較少缺點(diǎn)：是低電平抬高，從而降低了低電平的抗干擾能力兼顧高電平和低電平兩種情況，可選取R1=R2=2RP，此時(shí)等效電阻R=RP。實(shí)踐中寧可使高電平降低得稍多一些，而讓低電平抬高得少一些，可通過(guò)適當(dāng)選取電阻R1和R2，并使R1＞R2來(lái)達(dá)到此目的，當(dāng)然還要保證等效電阻R=RP。電阻取值：適當(dāng)調(diào)整R1和R2的阻值，可使R=RP。這種匹配方1522．始端阻抗匹配在傳輸線始端串入電阻R，如圖8-16所示，也能基本上消除反射，達(dá)到改善波形的目的。一般選擇始端匹配電阻R為

R＝RP－RSC

（8-3）其中，RSC為門A輸出低電平時(shí)的輸出阻抗。在DSP與外部的SDRAM連接的傳輸線上，常見(jiàn)的做法是用一個(gè)33歐（TI給的）的電阻串聯(lián)實(shí)現(xiàn)阻抗匹配

2．始端阻抗匹配在DSP與外部的SDRAM連接的傳輸線上，常153始端匹配方法的優(yōu)點(diǎn)：波形的高電平不變，缺點(diǎn)：波形低電平會(huì)抬高。其原因是終端門B的輸入電流在始端匹配電阻R上的壓降所造成的。顯然，終端所帶負(fù)載門個(gè)數(shù)越多，則低電平抬高得越顯著。始端匹配方法的優(yōu)點(diǎn)：波形的高電平不變，154長(zhǎng)線驅(qū)動(dòng)長(zhǎng)線驅(qū)動(dòng)必須采用驅(qū)動(dòng)電路和接收電路：

驅(qū)動(dòng)電路：TTL差分接收電路：差分TTL長(zhǎng)線驅(qū)動(dòng)長(zhǎng)線驅(qū)動(dòng)必須采用驅(qū)動(dòng)電路和接收電路：1557.2.4共模干擾的抑制一、隔離技術(shù)二、浮置技術(shù)三、浮動(dòng)電容切換法7.2.4共模干擾的抑制一、隔離技術(shù)156隔離技術(shù)隔離變壓器2.縱向扼流圈3.光電耦合器隔離技術(shù)隔離變壓器1577.2.5差模干擾抑制一、頻率濾波法二、積分法三、電平鑒別法1.采用脈沖隔離門抑制干擾2.采用削波抑制干擾四、脈寬鑒別法7.2.5差模干擾抑制一、頻率濾波法1587.2.6供電系統(tǒng)抗干擾一、從供電系統(tǒng)竄入的干擾二、供電系統(tǒng)抗干擾措施1.電源濾波和退偶2.采用不間斷電源和開(kāi)關(guān)式直流穩(wěn)壓電源3.系統(tǒng)分別供電和采用電源模塊單獨(dú)供電4.供電系統(tǒng)饋線要合理分布7.2.6供電系統(tǒng)抗干擾一、從供電系統(tǒng)竄入的干擾1597.2.7印刷電路板抗干擾一、合理布置印刷電路板上的器件二、合理分配印刷電路板插腳三、印刷電路板合理布線四、電源線布線五、印刷電路板的接地線設(shè)計(jì)六、印刷電路板的屏蔽七、去耦電容器的配置7.2.7印刷電路板抗干擾一、合理布置印刷電路板上的器件160PCB設(shè)計(jì)一、電磁兼容的基本概念1、問(wèn)題的提出：隨著電子技術(shù)的發(fā)展，電子設(shè)備的應(yīng)用越來(lái)越普及，電子系統(tǒng)的規(guī)模越來(lái)越龐大，而體積卻越來(lái)越小，電子設(shè)備的安裝越來(lái)越密集，電子設(shè)備內(nèi)部元器件的安裝密度越來(lái)越高。使得電子設(shè)備之間、設(shè)備內(nèi)部電路之間的干擾問(wèn)題越來(lái)越突出。

PCB設(shè)計(jì)一、電磁兼容的基本概念1612、什么是電磁兼容?

電磁兼容性（ElectromagneticCompatibility----EMC)是指設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁干擾的能力。（國(guó)標(biāo)GB/T4365-1995）通俗的講：電磁兼容是指多個(gè)設(shè)備或系統(tǒng)在同一環(huán)境中能夠正常工作。其含義包括兩個(gè)方面：不能形成干擾，也不能被干擾。換句話說(shuō)：電磁兼容解決的是設(shè)備間干擾與被干擾的問(wèn)題。2、什么是電磁兼容?1623、電磁兼容研究的主要內(nèi)容：電磁兼容設(shè)計(jì)；電磁兼容測(cè)試；電磁兼容標(biāo)準(zhǔn)及電磁兼容預(yù)測(cè)。4、電磁干擾的三要素：

干擾源耦合通道敏感體3、電磁兼容研究的主要內(nèi)容：干擾源耦合通道敏感體1635、解決干擾的基本思路該三要素本身形成了一個(gè)干擾系統(tǒng)，切斷系統(tǒng)中任何一個(gè)環(huán)節(jié)都可以切斷干擾。6、電磁干擾的定義、分類

任何可能引起裝置、設(shè)備或系統(tǒng)性能降低的電磁現(xiàn)象。國(guó)標(biāo)GB/T4365-1995）

場(chǎng)的干擾：電場(chǎng)的干擾，磁場(chǎng)的干擾，電磁輻射的干擾。傳導(dǎo)干擾：公共阻抗干擾（電阻、電容、電感），地干擾，漏電干擾5、解決干擾的基本思路1647、電磁干擾的解決方法空間分離：地點(diǎn)位置控制，自然地形隔離，方位角控制，電場(chǎng)矢量方向控制。頻率管理：頻率管制，濾波，頻率變換。地線隔離：變壓器隔離，光電隔離，繼電器隔離，DC/DC變換傳輸通道抑制：濾波，屏蔽。時(shí)間分割：時(shí)間分隔，同步。7、電磁干擾的解決方法1658、什么叫EMC認(rèn)證

產(chǎn)品的EMC認(rèn)證是依據(jù)產(chǎn)品的電磁兼容標(biāo)準(zhǔn)和相應(yīng)的技術(shù)要求，經(jīng)過(guò)認(rèn)證機(jī)構(gòu)測(cè)試確認(rèn)，并通過(guò)頒發(fā)認(rèn)證證書(shū)和認(rèn)證標(biāo)志來(lái)證明某一產(chǎn)品符合相應(yīng)標(biāo)準(zhǔn)和相應(yīng)技術(shù)的要求。

8、什么叫EMC認(rèn)證

產(chǎn)品的EMC認(rèn)證是依據(jù)產(chǎn)品的電166在我國(guó)EMC認(rèn)證已納入3C認(rèn)證范圍(中國(guó)強(qiáng)制認(rèn)證，英文名稱為“ChinaCompulsoryCertification”，英文縮寫(xiě)為“CCC”，也可簡(jiǎn)稱為“3C認(rèn)證”)，國(guó)家對(duì)有強(qiáng)制性電磁兼容國(guó)家標(biāo)準(zhǔn)或強(qiáng)制性電磁兼容行業(yè)標(biāo)準(zhǔn)以及標(biāo)準(zhǔn)中有電磁兼容強(qiáng)制條款的產(chǎn)品實(shí)行安全認(rèn)證制度，對(duì)這些實(shí)施電磁兼容安全認(rèn)證的產(chǎn)品在進(jìn)入流通領(lǐng)域?qū)嵤?qiáng)制性監(jiān)督管理（沒(méi)有進(jìn)行電磁兼容安全認(rèn)證就不能進(jìn)入流通領(lǐng)域)。在我國(guó)EMC認(rèn)證已納入3C認(rèn)證范圍(中國(guó)強(qiáng)制認(rèn)證，英文名稱為1679、電磁兼容性的測(cè)量9、電磁兼容性的測(cè)量168地線阻抗：地線的實(shí)施必須通過(guò)導(dǎo)體來(lái)實(shí)現(xiàn)，任何導(dǎo)體都存在阻抗，對(duì)地線來(lái)講主要是分布電阻和分布電感。而且由于趨膚效應(yīng)的存在，高頻影響更大。地線阻抗：地線的實(shí)施必須通過(guò)導(dǎo)體來(lái)實(shí)現(xiàn)，任何169導(dǎo)線阻抗：減小地線阻抗的方法：加大導(dǎo)線截面積，采用大面積接地，采用多股線，表面鍍銀等。導(dǎo)線阻抗：減小地線阻抗的方法：加大導(dǎo)線截面積，采用大面積接地170電路的抗干擾技術(shù)與PCB設(shè)計(jì)三、PCB的基本知識(shí)1、什么是印刷電路板？

印刷電路板也稱PCB(PrintedCircuitBoard)板,它是在敷銅板上用腐蝕的方法除去多余的銅箔、保留必要的銅箔作為導(dǎo)體而得到的可焊接電子元件的電路板。腐蝕后留下的可焊接元件的銅箔電路絕緣基板其分為：?jiǎn)蚊姘咫p面板多層板電路的抗干擾技術(shù)與PCB設(shè)計(jì)三、PCB的基本知識(shí)腐蝕后留下的171電路的抗干擾技術(shù)與PCB設(shè)計(jì)印制電路板的設(shè)計(jì)就是根據(jù)電路的功能、工作頻率、功率等合理的安排元件和導(dǎo)線。印制電路板的設(shè)計(jì)要綜合考慮電路參數(shù)、元件參數(shù)、安裝位置、尺寸大小、散熱、干擾、pcb材料等多種因素，折衷考慮

PCB板設(shè)計(jì)的好壞沒(méi)有統(tǒng)一的標(biāo)準(zhǔn)，只有一般的、指導(dǎo)性的意見(jiàn)。電路的抗干擾技術(shù)與PCB設(shè)計(jì)印制電路板172電路的抗干擾技術(shù)與PCB設(shè)計(jì)

2、電路板的層（Layer）：電路板中的層不是虛擬的而是印刷板材料本身實(shí)實(shí)在在的銅箔層,除了常用的單層電路板之外，由于一些較新的電子產(chǎn)品電子線路的元件密集中，所用的印刷板不僅有上下兩面雙層走線,在板的中間還設(shè)有能被特殊加工的夾層銅箔，例如計(jì)算機(jī)主板所用的印板材料多在4層以上。其分為：?jiǎn)蚊姘咫p面板多層板頂層Top過(guò)孔Via底層Bottom中間層Mid絕緣層電路的抗干擾技術(shù)與PCB設(shè)計(jì)2、電路板的層（Layer）173電路的抗干擾技術(shù)與PCB設(shè)計(jì)

3、各種膜（Mask）焊盤阻焊膜（SolderMask）絲印膜（Silkscreen）助焊膜（PastMask）電路的抗干擾技術(shù)與PCB設(shè)計(jì)3、各種膜（174多層板多層板175多層板多層板176電路的抗干擾技術(shù)與PCB設(shè)計(jì)4、敷銅板的分類敷銅板,全稱應(yīng)為敷銅箔層壓板，是在絕緣基板上粘一層銅箔而成。絕緣基板銅箔電路的抗干擾技術(shù)與PCB設(shè)計(jì)4、敷銅板的分類絕緣基板銅箔177電路的抗干擾技術(shù)與PCB設(shè)計(jì)（30）（1）酚醛紙敷銅板易潮，不阻燃，便宜，做收音機(jī)等。（2）環(huán)氧紙敷銅板耐潮、耐高溫，價(jià)偏高，做儀器、儀表等。（3）環(huán)氧玻璃布敷銅板基板透明，優(yōu)于前者，價(jià)較高，做高檔電器。（4）聚四氟乙烯敷銅板介質(zhì)損耗低價(jià)高，用于高頻電路（5）柔性電路板可彎曲電路的抗干擾技術(shù)與PCB設(shè)計(jì)（30）（1）酚醛紙敷銅板178電路的抗干擾技術(shù)與PCB設(shè)計(jì)5、PCB版的制作過(guò)程

A、根據(jù)電路原理圖設(shè)計(jì)PCB板圖

B、光繪成正像膠片

C、準(zhǔn)備敷銅板

D、上保護(hù)油墨

E、曝光

F、清洗

G、腐蝕

H、上阻焊油墨

I、曝光

J、清洗

K、印字符

L、上助焊劑電路的抗干擾技術(shù)與PCB設(shè)計(jì)5、PCB版的制作過(guò)程179電路的抗干擾技術(shù)與PCB設(shè)計(jì)干膜壓膜前壓膜后壓膜將經(jīng)處理之基板銅面透過(guò)熱壓方式貼上抗蝕干膜電路的抗干擾技術(shù)與PCB設(shè)計(jì)干膜壓膜前壓膜后壓膜180電路的抗干擾技術(shù)與PCB設(shè)計(jì)曝光經(jīng)光源作用將原始底片上的圖像轉(zhuǎn)移到感光底板上主要原物料:底片內(nèi)層所用底片為負(fù)片,即白色透光部分發(fā)生光聚合反應(yīng),黑色部分則因不透光,不發(fā)生反應(yīng),外層所用底片剛好與內(nèi)層相反,底片為正片UV光曝光前曝光后電路的抗干擾技術(shù)與PCB設(shè)計(jì)曝光UV光曝光前曝光后181電路的抗干擾技術(shù)與PCB設(shè)計(jì)顯影用堿液作用將未發(fā)生化學(xué)反應(yīng)之干膜部分沖掉主要原物料:Na2CO3使用將未發(fā)生聚合反應(yīng)之干膜沖掉,而發(fā)生聚合反應(yīng)之干膜則保留在板面上作為蝕刻時(shí)之抗蝕保護(hù)層顯影后顯影前電路的抗干擾技術(shù)與PCB設(shè)計(jì)顯影顯影后顯影前182電路的抗干擾技術(shù)與PCB設(shè)計(jì)蝕刻后蝕刻前蝕刻利用藥液將顯影后露出的銅蝕掉,形成內(nèi)層線路圖形主要原物料:蝕刻藥液(CuCl2)電路的抗干擾技術(shù)與PCB設(shè)計(jì)蝕刻后蝕刻前蝕刻183去膜后去膜前去膜利用強(qiáng)堿將保護(hù)銅面之抗蝕層剝掉,露出線路圖形主要原物料:NaOH電路的抗干擾技術(shù)與PCB設(shè)計(jì)去膜后去膜前去膜電路的抗干擾技術(shù)與PCB設(shè)計(jì)184電路的抗干擾技術(shù)與PCB設(shè)計(jì)設(shè)計(jì)印制板布局時(shí)考慮的幾個(gè)問(wèn)題（1）熱穩(wěn)定性的考慮（2）抗干擾性能的考慮（3）機(jī)械強(qiáng)度的考慮（4）布線及加工工藝（加工精度和成本）電路的抗干擾技術(shù)與PCB設(shè)計(jì)設(shè)計(jì)印制板布局時(shí)考慮的幾個(gè)問(wèn)題185電路的抗干擾技術(shù)與PCB設(shè)計(jì)（1）熱穩(wěn)定性的考慮