存儲電路寄存器課件

第五章半導(dǎo)體存儲電路5.1概述5.2SR鎖存器5.3觸發(fā)器5.4寄存器5.5存儲器1第五章半導(dǎo)體存儲電路5.1概述11、了解各種半導(dǎo)體存儲電路的結(jié)構(gòu)，理解工作原理并掌握使用方法。2、SR鎖存器、觸發(fā)器、寄存器和存儲器的工作特點。3、不同觸發(fā)器的邏輯功能及動作特點。4、擴(kuò)展存儲器容量的方法。5、用存儲器設(shè)計組合邏輯電路的原理和方法。本章要求21、了解各種半導(dǎo)體存儲電路的結(jié)構(gòu)，理解工作原理并掌握使用方法5.1概述存儲電路：在計算機(jī)或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。存儲單元：只能存儲一位數(shù)據(jù)的電路。存儲電路寄存器（Register）：存儲一組數(shù)據(jù)的存儲電路。存儲器（Memory）：存儲大量數(shù)據(jù)的存儲電路。存儲單元靜態(tài)存儲單元：鎖存器和觸發(fā)器，由門電路構(gòu)成，不斷電則數(shù)據(jù)不丟失且工作速度快動態(tài)存儲單元：利用電容的電荷存儲效應(yīng)來存儲數(shù)據(jù)。要定期刷新保證數(shù)據(jù)不丟失，速度慢但結(jié)構(gòu)簡單。寄存器：由一組觸發(fā)器構(gòu)成，N個觸發(fā)器組成的寄存器可存儲一組N位的二值數(shù)據(jù)，各觸發(fā)器輸入輸出都有引出腳與外電路相連可快速交換數(shù)據(jù)。35.1概述存儲電路：在計算機(jī)或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。存儲單隨機(jī)存儲器（RandomAccessMemory

RAM）：數(shù)據(jù)易失，用于存放一些臨時性的數(shù)據(jù)或中間結(jié)果、需要經(jīng)常改變的存儲內(nèi)容。只讀存儲器（Read-OnlyMemoryROM）：掉電不丟失數(shù)據(jù)，用于存放永久性的、不變的數(shù)據(jù)。存儲器5.1概述ROM掩模ROM可編程ROM：PROM可擦除可編程ROM：EPROM電抹可編程ROM:

E2PROMRAM靜態(tài)RAM（SRAM）:靜態(tài)存儲單元動態(tài)RAM（DRAM）：動態(tài)存儲單元4隨機(jī)存儲器（RandomAccessMemoryRAM

Q端、Q端為兩個互補的輸出端

；1.電路結(jié)構(gòu)

≥1

≥1QQSDRDQ=1、Q=0，定義為1態(tài)；置1輸入端(置位端)置0輸入端(復(fù)位端)

SD

、RD端是信號引入端。腳標(biāo)“D”表示直接輸入。一、由或非門組成的SR鎖存器電路中有反饋——門電路的輸入端、輸出端交叉耦合。00vO1vO2vI1Q=0、Q=1，定義為0態(tài)；5.2SR鎖存器(Set-ResetLatch)-----有記憶功能5Q端、Q端為兩個互補的輸出端；1.電路結(jié)構(gòu)≥111100000置1清0保持10原態(tài)01000原態(tài)1保持3、特性表10012、工作原理（1輸入有效）

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRDQ-原態(tài)/初態(tài)，Q*-新態(tài)/次態(tài)11000①1110①01101100010110110010000611100000置1清0保持10原態(tài)01000原態(tài)1保持3、不允許11不允許4、簡化特性表SD

RD

100*1置1清00Qn保持Qn+1說明110100002、工作原理（1輸入有效）

≥1

≥1QQSDRD3、特性表0000001110011011010001101100①1110①0次態(tài)不定00

≥1

≥1QQSDRD0①/*：含義7不允許11不允許4、簡化特性表SDRD100約束條件：S·R=0。(不允許出現(xiàn)

SD=RD=0的情況)4.邏輯框圖SRQSDRDQ“0”輸入有效“1”輸入有效SRQSDRDQ二、由與非門組成的SR鎖存器&&QQSDRD不允許011*1置1清00Qn保持Qn+1說明001011SD

RD

8約束條件：S·R=0。(不允許出現(xiàn)SD=RD=0的情況)三、SR鎖存器的特點１、有兩個互補的輸出端，有兩個穩(wěn)定狀態(tài)。２、有復(fù)位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能。３、R（復(fù)位輸入）端、S

（置位輸入）端可以是低電平有效，也可以是高電平有效，取決于鎖存器的結(jié)構(gòu)。４、由于反饋線的存在，無論是復(fù)位還是置位，有效信號只需要作用很短的一段時間，“一觸即發(fā)”。５、具有記憶功能。9三、SR鎖存器的特點１、有兩個互補的輸出端，有兩個穩(wěn)定狀態(tài)。動作特點在任何時刻，輸入都能直接改變輸出的狀態(tài)。例5.2.1已知由與非門構(gòu)成的SR鎖存器輸入端的波形，試畫出輸出端Q和Q的波形解：波形如圖5.2.3所示圖5.2.310動作特點在任何時刻，輸入都能直接改變輸出的狀態(tài)。例5.2.1【問題】鎖存器的作用是什么？SD’RD’Q12Q’開關(guān)電路實現(xiàn)了開關(guān)的穩(wěn)定切換---防抖。11【問題】鎖存器的作用是什么？SD’RD’Q12Q’開關(guān)電路實按邏輯功能分：5.3觸發(fā)器

（Flip-Flop）按觸發(fā)方式分：觸發(fā)器的特點：只有當(dāng)觸發(fā)信號CLK到來時，觸發(fā)器的置1置0端才起作用；觸發(fā)信號可作為多個觸發(fā)器的同步控制信號/時鐘。SR型、D型、JK型、T型等。電平觸發(fā)、

邊沿觸發(fā)、脈沖觸發(fā)。在鎖存器置1置0輸入基礎(chǔ)上增加一個觸發(fā)信號輸入端

------時鐘信號CLOCK(CLK/CP)12按邏輯功能分：5.3觸發(fā)器

（Flip-Flop）按觸發(fā)G1、G2

門構(gòu)成SR鎖存器，&&QQSDRD&&CLKRSG1G2G3G41.電路結(jié)構(gòu)一、同步SR觸發(fā)器G3、G4

門構(gòu)成輸入控制電路。5.3.1電平觸發(fā)的觸發(fā)器觸發(fā)信號——同步控制信號/時鐘信號(脈沖)/時鐘/使能控制信號（CLK

/CP/EN）

CLK=0時，CLK=1時，G3、G4

門封鎖，觸發(fā)器不起作用，輸出保持原態(tài)。G3、G4

門打開，觸發(fā)器工作。13G1、G2門構(gòu)成SR鎖存器，&&QQSDRD&&CLKRS2.工作原理（“1”觸發(fā)有效）

CLK=0時，

CLK=1，在S端有效時，

CLK=1，在

R端有效時，11111111000000CLK=1時，

&

&QQ

&

&CLKRSG1G2G3G4

&

&QQ

&

&CLKRSG1G2G3G4G3、G4

門封鎖，觸發(fā)器不起作用，輸出保持原態(tài)。G3、G4

門打開，觸發(fā)器工作。輸出為“1”態(tài)。

輸出為“0”態(tài)。142.工作原理（“1”觸發(fā)有效）CLK=0時，C3.特性表CLKRSQn+101110001101110QnQnXX1*15.邏輯符號不允許置1清0保持說明保持4.說明1)表中*表示：若R、S

端同時有效，則當(dāng)R、S

端的有效信號同時消失時，電路的次態(tài)不定；3)輸入端的約束條件：1S1RQSRQC1CLK2)狀態(tài)轉(zhuǎn)換分別由R、S和CLK控制。R、S控制狀態(tài)轉(zhuǎn)換的結(jié)果；CLK控制狀態(tài)轉(zhuǎn)換的時間。S

.R=0153.特性表CLKRS

SD(/RD)=0，即可將觸發(fā)器置1(/清零)，不受CLK和輸入信號的控制。＜應(yīng)在CLK＝0的狀態(tài)下進(jìn)行＞在CLK控制下正常工作時應(yīng)使SD=RD=1。6.帶異步置位、復(fù)位端的電平觸發(fā)SR觸發(fā)器圖5.3.2

在某些應(yīng)用場合，有時需要在時鐘CLK到來之前，先將觸發(fā)器預(yù)置成指定狀態(tài)，故實際的同步SR觸發(fā)器設(shè)置了異步置位端SD和異步復(fù)位端RD小圓圈表示低電平有效無小圓圈表示高電平觸發(fā)在CLK=1（有效電平）的全部時間里，S、R端信號的變化都將引起觸發(fā)器輸出狀態(tài)的變化。7.動作特點16SD(/RD)=0，即可將觸發(fā)器置1(/清零二、電平觸發(fā)D觸發(fā)器(D型鎖存器)1.電路結(jié)構(gòu)&&QQSDRD&&CLKRSG1G2G3G41DCLKDQn+1011

0

11Qn0X置1清0保持說明2.特性表

(“1”觸發(fā)有效)3.邏輯符號1DQDQC1CLK17二、電平觸發(fā)D觸發(fā)器(D型鎖存器)1.電路結(jié)構(gòu)&&QQ12SRQCLK三、電平觸發(fā)的觸發(fā)器特點RD干擾信號跳變問題1：抗干擾能力差。在CLK=1（有效電平）的全部時間里，輸入端S、R狀態(tài)的變化都將引起觸發(fā)器輸出狀態(tài)的變化。CLK=0后，觸發(fā)器保存的是CLK回到0以前瞬間的狀態(tài)。1.動作特點2.缺點1812SRQCLK三、電平觸發(fā)的觸發(fā)在CLK=1期間輸入發(fā)生多次變化，則觸發(fā)器的輸出狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)。

在一個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)（兩次或兩次以上翻轉(zhuǎn)）的現(xiàn)象叫做空翻。問題2：空翻。有效翻轉(zhuǎn)空翻19在CLK=1期間輸入發(fā)生多次變化，則觸發(fā)器的邊沿觸發(fā)的觸發(fā)器的特點：①觸發(fā)器只在時鐘跳轉(zhuǎn)時(上升沿/下降沿)發(fā)生翻轉(zhuǎn)

；②在CLK=1或0期間，輸入端的任何變化都不影響輸出。上升沿/正邊沿觸發(fā):觸發(fā)器的翻轉(zhuǎn)發(fā)生在上升沿。下降沿/負(fù)邊沿觸發(fā):觸發(fā)器的翻轉(zhuǎn)發(fā)生在下降沿。5.3.2邊沿觸發(fā)的觸發(fā)器產(chǎn)生背景：①提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力。②CLK=1（或0）期間輸入控制電平的改變不影響觸發(fā)器的次態(tài)。20邊沿觸發(fā)的觸發(fā)器的特點：上升沿/正邊沿觸發(fā):觸發(fā)器的翻轉(zhuǎn)發(fā)生用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器一、電路結(jié)構(gòu)和工作原理5.3.2邊沿觸發(fā)的觸發(fā)器①當(dāng)CLK＝0，觸發(fā)器狀態(tài)不變，F(xiàn)F1輸出狀態(tài)與D相同；②當(dāng)CLK＝1，即，觸發(fā)器FF1狀態(tài)與上升沿到來之前的D狀態(tài)相同并保持（因為CLK1＝0）。而與此同時，F(xiàn)F2輸出Q的狀態(tài)被置成上升沿到來之前的D的狀態(tài)，而與其它時刻D的狀態(tài)無關(guān)。21用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器一、電路結(jié)構(gòu)和工作原理利用CMOS傳輸門的邊沿觸發(fā)器22利用CMOS傳輸門的邊沿觸發(fā)器22邏輯符號C11DQQDCLK特性表無跳變XQn0011說明保持存數(shù)CLKDQn+1SDRDC11DQQDCLK具有異步置位、復(fù)位功能的邊沿D觸發(fā)器23邏輯符號C11DQQDCLK特性表無跳變XQn0011說明保圖5.3.824圖5.3.824二、邊沿觸發(fā)方式的動作特點觸發(fā)器的次態(tài)僅取決于時鐘信號的上升沿/下降沿到達(dá)時輸入的邏輯狀態(tài)，而在此之前或之后輸入信號的變化不影響輸出端的狀態(tài)?！緩?qiáng)調(diào)】當(dāng)D端信號和CLK

作用沿同時跳變時，觸發(fā)器存入的是D跳變前的狀態(tài)。設(shè)初態(tài)Q=000例：tCLKtDtQ25二、邊沿觸發(fā)方式的動作特點觸發(fā)器的次態(tài)僅取5.3.3脈沖觸發(fā)的觸發(fā)器為避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，要求在一個CLK周期里輸出端的狀態(tài)只改變一次。主從CLK

主

從

工作情況10打開封鎖封鎖打開主觸發(fā)器工作從觸發(fā)器保持主觸發(fā)器保持從觸發(fā)器工作Q1狀態(tài)不再變化;Q

=Q1Q1狀態(tài)跟隨R、S變化;Q不變265.3.3脈沖觸發(fā)的觸發(fā)器為避免空翻現(xiàn)象

特性表

CLK

SRQn+1000100111XXQn10表中*表示：若R、S

端同時有效，則在CLK回到0后，輸出狀態(tài)不定；1*Qn在

CLK=1期間，主觸發(fā)器的輸出端Q1隨R、S端狀態(tài)的改變可多次改變；

在CLK下降沿到來時，從觸發(fā)器的輸出端Q最多只能改變一次（避免了出現(xiàn)“空翻”）。動作特點①主觸發(fā)器在CLK=1期間仍會出現(xiàn)空翻現(xiàn)象——多次變化現(xiàn)象；②從觸發(fā)器只能輸出在CLK=1期間主觸發(fā)器最后一次變化得到的狀態(tài)；③輸入信號仍有約束條件——SR=0。【問題】【強(qiáng)調(diào)】特性表適于在

CLK=1期間，輸入端（R、S

端）的狀態(tài)保持不變。27特性表CLKSRQn+1例

右圖為主從型SR觸發(fā)器輸入信號波形，試畫出輸出端Q和Q的波形，設(shè)初態(tài)為“0”。解：其輸出波形如圖所示注：主從RS觸發(fā)器克服了同步RS觸發(fā)器在CP＝1期間多次翻轉(zhuǎn)的問題，但在CLK＝1期間，主觸發(fā)器的輸出仍會隨輸入的變化而變化，且仍存在不定態(tài)，輸入信號仍遵守SR＝0.28例右圖為主從型SR觸發(fā)器輸入信號波形，試畫出輸出端Q和Q11Qn0000110XX10QnQn2.特性表二、主從JK

觸發(fā)器（為解除約束在S=R=1次態(tài)也確定）1.電路結(jié)構(gòu)

CLK

JK

J=K=0時,Qn+1=QnJ≠K

時，Qn+1=JJ=K=1時,Qn+1=QnQn+1

J

KQ’主從SRQQ1Q1’CLK2911Qn0000110XX10計數(shù)狀態(tài)下，電路的輸出電壓波形，隨CLK

作用沿的到來自動改變。3.說明設(shè)初態(tài)Q=0設(shè)：CLK作用沿為下降沿tCLKtJ=KtQ13）J=K=1時，Qn+1=Qn

是計數(shù)狀態(tài)。1）CLK高電平觸發(fā)有效；2）無約束條件；30計數(shù)狀態(tài)下，電路的輸出電壓波形，隨CLK5.動作特點

CLK=1

期間，若JK端的狀態(tài)有跳變，則無法根據(jù)其特性表，正確判斷電路的輸出狀態(tài)，必須考慮該期間輸入狀態(tài)的全部變化過程。4.邏輯符號&&C11J1KQQSDRDJ1J2CLKK1K2C11J1KQQSDRDJCLKKC11J1KQQJCLKK【問題】CLK=1期間，主觸發(fā)器的輸出端Q1隨J、K端狀態(tài)只改變一次，且一旦變化就不會回到原來狀態(tài)?！淮巫兓F(xiàn)象CLK下降沿到來時，從觸發(fā)器的輸出端Q最多只能改變一次。315.動作特點 CLK=1期間，若JK端的主從SR

J

KQQ’Q1Q1’CLK32主從SRJKQQ’Q1Q例：已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。

為使主從JK

觸發(fā)器按其特性表正常工作，必須保證在CLK=1期間，輸入端(J、K端)的狀態(tài)保持不變?！緩?qiáng)調(diào)】33例：已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形三、脈沖觸發(fā)方式的動作特點觸發(fā)器的翻轉(zhuǎn)分兩步。

(1)CLK=1期間，主觸發(fā)器接受輸入端的信號，被置成相應(yīng)狀態(tài)；

(2)CLK下降沿到來時，從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。CLK=1的全部時間里，輸入信號都將對主觸發(fā)器起控制作用。CLK=1期間若輸入信號發(fā)生了變化，CLK下降沿到達(dá)時從觸發(fā)器的狀態(tài)不一定能按此刻輸入信號的狀態(tài)來確定，此時必須考慮整個CLK=1期間輸入信號的變化過程以確定觸發(fā)器的狀態(tài)。34三、脈沖觸發(fā)方式的動作特點觸發(fā)器的翻轉(zhuǎn)分兩步。340005.3.4觸發(fā)器按邏輯功能的分類1.特性表一、SR觸發(fā)器凡在時鐘控制下，邏輯功能符合此特性表的觸發(fā)器就叫做SR觸發(fā)器。RS001010011100101110111000不定111不定D觸發(fā)器等。T觸發(fā)器、JK觸發(fā)器、SR觸發(fā)器、時鐘控制的觸發(fā)器，按功能分:n

Qn+1

Q“1”觸發(fā)有效保持清零置1350005.3.4觸發(fā)器按2.特性方程3.狀態(tài)轉(zhuǎn)換圖它表明Q從Qn→Qn+1所需要的輸入條件。綜上可知描述觸發(fā)器的邏輯功能有三種方法：

特性表、特性方程和狀態(tài)轉(zhuǎn)換圖。01R=XS=0R=0S=1R=1S=0R=0S=X

RSQQn+1n01000111100111XX00可從特性表中歸納得到，由特性表填卡諾圖化簡得特性方程：Qn+1=S+RQnSR=0(約束條件）362.特性方程3.狀態(tài)轉(zhuǎn)換圖它表明Q從Qn→Qn+JKQnQn+1二、JK觸發(fā)器凡在時鐘控制下，邏輯功能符合此特性表的觸發(fā)器，就叫做JK觸發(fā)器。1.特性表2.特性方程Q=JQ+KQn+1nn由特性表填卡諾圖化簡得：00101001110110011100011100011100“1”觸發(fā)有效JKQQn+1n010001111001001011保持清零置1計數(shù)37JKQnQn+1二、JK觸3.狀態(tài)轉(zhuǎn)換圖0J=0K=XJ=XK=0J=1K=XJ=XK=11三、T觸發(fā)器

凡在時鐘控制下，邏輯功能符合此特性表的觸發(fā)器，就叫做T觸發(fā)器。

TQnQn+100011011101.特性表10說明保持計數(shù)383.狀態(tài)轉(zhuǎn)換圖0J=04.邏輯符號2.特性方程3.狀態(tài)轉(zhuǎn)換圖Qn+1=TQn+TQn1T=0T=0T=1T=10JK觸發(fā)器的J和K相連作為T輸入端→T觸發(fā)器T=1→T’觸發(fā)器，

T’觸發(fā)器的特性方程：394.邏輯符號2.特性方程3.狀態(tài)轉(zhuǎn)換圖Qn+1=四、D觸發(fā)器1.特性表2.特性方程3.狀態(tài)轉(zhuǎn)換圖凡在時鐘控制下，邏輯功能符合此特性表的觸發(fā)器,叫做D觸發(fā)器。DQnQn+1011011001100Q=D

n+101D=1D=0D=0D=140四、D觸發(fā)器1.特性表2.特性方程3.狀態(tài)轉(zhuǎn)換圖五、觸發(fā)器功能的轉(zhuǎn)換1.用JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器

(1)JK→D

分別寫出JK觸發(fā)器和D觸發(fā)器的特性方程：比較得：41五、觸發(fā)器功能的轉(zhuǎn)換1.用JK觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器比

(2)JK→SR

J=S，K=R。JK觸發(fā)器、SR觸發(fā)器和T觸發(fā)器中：JK觸發(fā)器的邏輯功能最強(qiáng)，包含了另外兩種觸發(fā)器的所有邏輯功能。

(3)JK→T

J=K=T。42(2)JK→SRJ=S，K=2．用D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器(1)D→JK寫出D觸發(fā)器和JK觸發(fā)器的特性方程：

比較兩式，得：

432．用D觸發(fā)器轉(zhuǎn)換成其他功能的觸發(fā)器(1)D→JK比較兩式，(2)D→T圖（b）(3)D→T’圖（c）

4444六、觸發(fā)器的電路結(jié)構(gòu)和邏輯功能、觸發(fā)方式的關(guān)系1、電路結(jié)構(gòu)和邏輯功能觸發(fā)器的電路結(jié)構(gòu)和邏輯功能之間不存在固定的對應(yīng)關(guān)系

如SR觸發(fā)器可以是電平觸發(fā)的同步結(jié)構(gòu)，也有脈沖觸發(fā)的主從結(jié)構(gòu)邏輯功能和觸發(fā)方式是觸發(fā)器的兩個重要特性。2、電路結(jié)構(gòu)和觸發(fā)方式

觸發(fā)器的觸發(fā)方式是由電路結(jié)構(gòu)決定的，即電路結(jié)構(gòu)形式與觸發(fā)方式之間有固定的對應(yīng)關(guān)系5.3.5觸發(fā)器的動態(tài)特性（自學(xué)）45六、觸發(fā)器的電路結(jié)構(gòu)和邏輯功能、觸發(fā)方式的關(guān)系1、電路結(jié)構(gòu)和作業(yè)：

P250：1、4、7、9、11、13、15、18（奇數(shù)）、19（奇數(shù)）、24

46作業(yè)：

P250：1、4、7、9、11、13、15、18（奇第五章半導(dǎo)體存儲電路5.1概述5.2SR鎖存器5.3觸發(fā)器5.4寄存器5.5存儲器47第五章半導(dǎo)體存儲電路5.1概述11、了解各種半導(dǎo)體存儲電路的結(jié)構(gòu)，理解工作原理并掌握使用方法。2、SR鎖存器、觸發(fā)器、寄存器和存儲器的工作特點。3、不同觸發(fā)器的邏輯功能及動作特點。4、擴(kuò)展存儲器容量的方法。5、用存儲器設(shè)計組合邏輯電路的原理和方法。本章要求481、了解各種半導(dǎo)體存儲電路的結(jié)構(gòu)，理解工作原理并掌握使用方法5.1概述存儲電路：在計算機(jī)或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。存儲單元：只能存儲一位數(shù)據(jù)的電路。存儲電路寄存器（Register）：存儲一組數(shù)據(jù)的存儲電路。存儲器（Memory）：存儲大量數(shù)據(jù)的存儲電路。存儲單元靜態(tài)存儲單元：鎖存器和觸發(fā)器，由門電路構(gòu)成，不斷電則數(shù)據(jù)不丟失且工作速度快動態(tài)存儲單元：利用電容的電荷存儲效應(yīng)來存儲數(shù)據(jù)。要定期刷新保證數(shù)據(jù)不丟失，速度慢但結(jié)構(gòu)簡單。寄存器：由一組觸發(fā)器構(gòu)成，N個觸發(fā)器組成的寄存器可存儲一組N位的二值數(shù)據(jù)，各觸發(fā)器輸入輸出都有引出腳與外電路相連可快速交換數(shù)據(jù)。495.1概述存儲電路：在計算機(jī)或數(shù)字系統(tǒng)中存儲數(shù)據(jù)。存儲單隨機(jī)存儲器（RandomAccessMemory

RAM）：數(shù)據(jù)易失，用于存放一些臨時性的數(shù)據(jù)或中間結(jié)果、需要經(jīng)常改變的存儲內(nèi)容。只讀存儲器（Read-OnlyMemoryROM）：掉電不丟失數(shù)據(jù)，用于存放永久性的、不變的數(shù)據(jù)。存儲器5.1概述ROM掩模ROM可編程ROM：PROM可擦除可編程ROM：EPROM電抹可編程ROM:

E2PROMRAM靜態(tài)RAM（SRAM）:靜態(tài)存儲單元動態(tài)RAM（DRAM）：動態(tài)存儲單元50隨機(jī)存儲器（RandomAccessMemoryRAM

Q端、Q端為兩個互補的輸出端

；1.電路結(jié)構(gòu)

≥1

≥1QQSDRDQ=1、Q=0，定義為1態(tài)；置1輸入端(置位端)置0輸入端(復(fù)位端)

SD

、RD端是信號引入端。腳標(biāo)“D”表示直接輸入。一、由或非門組成的SR鎖存器電路中有反饋——門電路的輸入端、輸出端交叉耦合。00vO1vO2vI1Q=0、Q=1，定義為0態(tài)；5.2SR鎖存器(Set-ResetLatch)-----有記憶功能51Q端、Q端為兩個互補的輸出端；1.電路結(jié)構(gòu)≥111100000置1清0保持10原態(tài)01000原態(tài)1保持3、特性表10012、工作原理（1輸入有效）

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRD

≥1

≥1QQSDRDQ-原態(tài)/初態(tài)，Q*-新態(tài)/次態(tài)11000①1110①011011000101101100100005211100000置1清0保持10原態(tài)01000原態(tài)1保持3、不允許11不允許4、簡化特性表SD

RD

100*1置1清00Qn保持Qn+1說明110100002、工作原理（1輸入有效）

≥1

≥1QQSDRD3、特性表0000001110011011010001101100①1110①0次態(tài)不定00

≥1

≥1QQSDRD0①/*：含義53不允許11不允許4、簡化特性表SDRD100約束條件：S·R=0。(不允許出現(xiàn)

SD=RD=0的情況)4.邏輯框圖SRQSDRDQ“0”輸入有效“1”輸入有效SRQSDRDQ二、由與非門組成的SR鎖存器&&QQSDRD不允許011*1置1清00Qn保持Qn+1說明001011SD

RD

54約束條件：S·R=0。(不允許出現(xiàn)SD=RD=0的情況)三、SR鎖存器的特點１、有兩個互補的輸出端，有兩個穩(wěn)定狀態(tài)。２、有復(fù)位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能。３、R（復(fù)位輸入）端、S

（置位輸入）端可以是低電平有效，也可以是高電平有效，取決于鎖存器的結(jié)構(gòu)。４、由于反饋線的存在，無論是復(fù)位還是置位，有效信號只需要作用很短的一段時間，“一觸即發(fā)”。５、具有記憶功能。55三、SR鎖存器的特點１、有兩個互補的輸出端，有兩個穩(wěn)定狀態(tài)。動作特點在任何時刻，輸入都能直接改變輸出的狀態(tài)。例5.2.1已知由與非門構(gòu)成的SR鎖存器輸入端的波形，試畫出輸出端Q和Q的波形解：波形如圖5.2.3所示圖5.2.356動作特點在任何時刻，輸入都能直接改變輸出的狀態(tài)。例5.2.1【問題】鎖存器的作用是什么？SD’RD’Q12Q’開關(guān)電路實現(xiàn)了開關(guān)的穩(wěn)定切換---防抖。57【問題】鎖存器的作用是什么？SD’RD’Q12Q’開關(guān)電路實按邏輯功能分：5.3觸發(fā)器

（Flip-Flop）按觸發(fā)方式分：觸發(fā)器的特點：只有當(dāng)觸發(fā)信號CLK到來時，觸發(fā)器的置1置0端才起作用；觸發(fā)信號可作為多個觸發(fā)器的同步控制信號/時鐘。SR型、D型、JK型、T型等。電平觸發(fā)、

邊沿觸發(fā)、脈沖觸發(fā)。在鎖存器置1置0輸入基礎(chǔ)上增加一個觸發(fā)信號輸入端

------時鐘信號CLOCK(CLK/CP)58按邏輯功能分：5.3觸發(fā)器

（Flip-Flop）按觸發(fā)G1、G2

門構(gòu)成SR鎖存器，&&QQSDRD&&CLKRSG1G2G3G41.電路結(jié)構(gòu)一、同步SR觸發(fā)器G3、G4

門構(gòu)成輸入控制電路。5.3.1電平觸發(fā)的觸發(fā)器觸發(fā)信號——同步控制信號/時鐘信號(脈沖)/時鐘/使能控制信號（CLK

/CP/EN）

CLK=0時，CLK=1時，G3、G4

門封鎖，觸發(fā)器不起作用，輸出保持原態(tài)。G3、G4

門打開，觸發(fā)器工作。59G1、G2門構(gòu)成SR鎖存器，&&QQSDRD&&CLKRS2.工作原理（“1”觸發(fā)有效）

CLK=0時，

CLK=1，在S端有效時，

CLK=1，在

R端有效時，11111111000000CLK=1時，

&

&QQ

&

&CLKRSG1G2G3G4

&

&QQ

&

&CLKRSG1G2G3G4G3、G4

門封鎖，觸發(fā)器不起作用，輸出保持原態(tài)。G3、G4

門打開，觸發(fā)器工作。輸出為“1”態(tài)。

輸出為“0”態(tài)。602.工作原理（“1”觸發(fā)有效）CLK=0時，C3.特性表CLKRSQn+101110001101110QnQnXX1*15.邏輯符號不允許置1清0保持說明保持4.說明1)表中*表示：若R、S

端同時有效，則當(dāng)R、S

端的有效信號同時消失時，電路的次態(tài)不定；3)輸入端的約束條件：1S1RQSRQC1CLK2)狀態(tài)轉(zhuǎn)換分別由R、S和CLK控制。R、S控制狀態(tài)轉(zhuǎn)換的結(jié)果；CLK控制狀態(tài)轉(zhuǎn)換的時間。S

.R=0613.特性表CLKRS

SD(/RD)=0，即可將觸發(fā)器置1(/清零)，不受CLK和輸入信號的控制。＜應(yīng)在CLK＝0的狀態(tài)下進(jìn)行＞在CLK控制下正常工作時應(yīng)使SD=RD=1。6.帶異步置位、復(fù)位端的電平觸發(fā)SR觸發(fā)器圖5.3.2

在某些應(yīng)用場合，有時需要在時鐘CLK到來之前，先將觸發(fā)器預(yù)置成指定狀態(tài)，故實際的同步SR觸發(fā)器設(shè)置了異步置位端SD和異步復(fù)位端RD小圓圈表示低電平有效無小圓圈表示高電平觸發(fā)在CLK=1（有效電平）的全部時間里，S、R端信號的變化都將引起觸發(fā)器輸出狀態(tài)的變化。7.動作特點62SD(/RD)=0，即可將觸發(fā)器置1(/清零二、電平觸發(fā)D觸發(fā)器(D型鎖存器)1.電路結(jié)構(gòu)&&QQSDRD&&CLKRSG1G2G3G41DCLKDQn+1011

0

11Qn0X置1清0保持說明2.特性表

(“1”觸發(fā)有效)3.邏輯符號1DQDQC1CLK63二、電平觸發(fā)D觸發(fā)器(D型鎖存器)1.電路結(jié)構(gòu)&&QQ12SRQCLK三、電平觸發(fā)的觸發(fā)器特點RD干擾信號跳變問題1：抗干擾能力差。在CLK=1（有效電平）的全部時間里，輸入端S、R狀態(tài)的變化都將引起觸發(fā)器輸出狀態(tài)的變化。CLK=0后，觸發(fā)器保存的是CLK回到0以前瞬間的狀態(tài)。1.動作特點2.缺點6412SRQCLK三、電平觸發(fā)的觸發(fā)在CLK=1期間輸入發(fā)生多次變化，則觸發(fā)器的輸出狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)。

在一個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)（兩次或兩次以上翻轉(zhuǎn)）的現(xiàn)象叫做空翻。問題2：空翻。有效翻轉(zhuǎn)空翻65在CLK=1期間輸入發(fā)生多次變化，則觸發(fā)器的邊沿觸發(fā)的觸發(fā)器的特點：①觸發(fā)器只在時鐘跳轉(zhuǎn)時(上升沿/下降沿)發(fā)生翻轉(zhuǎn)

；②在CLK=1或0期間，輸入端的任何變化都不影響輸出。上升沿/正邊沿觸發(fā):觸發(fā)器的翻轉(zhuǎn)發(fā)生在上升沿。下降沿/負(fù)邊沿觸發(fā):觸發(fā)器的翻轉(zhuǎn)發(fā)生在下降沿。5.3.2邊沿觸發(fā)的觸發(fā)器產(chǎn)生背景：①提高觸發(fā)器的可靠性，增強(qiáng)抗干擾能力。②CLK=1（或0）期間輸入控制電平的改變不影響觸發(fā)器的次態(tài)。66邊沿觸發(fā)的觸發(fā)器的特點：上升沿/正邊沿觸發(fā):觸發(fā)器的翻轉(zhuǎn)發(fā)生用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器一、電路結(jié)構(gòu)和工作原理5.3.2邊沿觸發(fā)的觸發(fā)器①當(dāng)CLK＝0，觸發(fā)器狀態(tài)不變，F(xiàn)F1輸出狀態(tài)與D相同；②當(dāng)CLK＝1，即，觸發(fā)器FF1狀態(tài)與上升沿到來之前的D狀態(tài)相同并保持（因為CLK1＝0）。而與此同時，F(xiàn)F2輸出Q的狀態(tài)被置成上升沿到來之前的D的狀態(tài)，而與其它時刻D的狀態(tài)無關(guān)。67用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器一、電路結(jié)構(gòu)和工作原理利用CMOS傳輸門的邊沿觸發(fā)器68利用CMOS傳輸門的邊沿觸發(fā)器22邏輯符號C11DQQDCLK特性表無跳變XQn0011說明保持存數(shù)CLKDQn+1SDRDC11DQQDCLK具有異步置位、復(fù)位功能的邊沿D觸發(fā)器69邏輯符號C11DQQDCLK特性表無跳變XQn0011說明保圖5.3.870圖5.3.824二、邊沿觸發(fā)方式的動作特點觸發(fā)器的次態(tài)僅取決于時鐘信號的上升沿/下降沿到達(dá)時輸入的邏輯狀態(tài)，而在此之前或之后輸入信號的變化不影響輸出端的狀態(tài)。【強(qiáng)調(diào)】當(dāng)D端信號和CLK

作用沿同時跳變時，觸發(fā)器存入的是D跳變前的狀態(tài)。設(shè)初態(tài)Q=000例：tCLKtDtQ71二、邊沿觸發(fā)方式的動作特點觸發(fā)器的次態(tài)僅取5.3.3脈沖觸發(fā)的觸發(fā)器為避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，要求在一個CLK周期里輸出端的狀態(tài)只改變一次。主從CLK

主

從

工作情況10打開封鎖封鎖打開主觸發(fā)器工作從觸發(fā)器保持主觸發(fā)器保持從觸發(fā)器工作Q1狀態(tài)不再變化;Q

=Q1Q1狀態(tài)跟隨R、S變化;Q不變725.3.3脈沖觸發(fā)的觸發(fā)器為避免空翻現(xiàn)象

特性表

CLK

SRQn+1000100111XXQn10表中*表示：若R、S

端同時有效，則在CLK回到0后，輸出狀態(tài)不定；1*Qn在

CLK=1期間，主觸發(fā)器的輸出端Q1隨R、S端狀態(tài)的改變可多次改變；

在CLK下降沿到來時，從觸發(fā)器的輸出端Q最多只能改變一次（避免了出現(xiàn)“空翻”）。動作特點①主觸發(fā)器在CLK=1期間仍會出現(xiàn)空翻現(xiàn)象——多次變化現(xiàn)象；②從觸發(fā)器只能輸出在CLK=1期間主觸發(fā)器最后一次變化得到的狀態(tài)；③輸入信號仍有約束條件——SR=0?！締栴}】【強(qiáng)調(diào)】特性表適于在

CLK=1期間，輸入端（R、S

端）的狀態(tài)保持不變。73特性表CLKSRQn+1例

右圖為主從型SR觸發(fā)器輸入信號波形，試畫出輸出端Q和Q的波形，設(shè)初態(tài)為“0”。解：其輸出波形如圖所示注：主從RS觸發(fā)器克服了同步RS觸發(fā)器在CP＝1期間多次翻轉(zhuǎn)的問題，但在CLK＝1期間，主觸發(fā)器的輸出仍會隨輸入的變化而變化，且仍存在不定態(tài)，輸入信號仍遵守SR＝0.74例右圖為主從型SR觸發(fā)器輸入信號波形，試畫出輸出端Q和Q11Qn0000110XX10QnQn2.特性表二、主從JK

觸發(fā)器（為解除約束在S=R=1次態(tài)也確定）1.電路結(jié)構(gòu)

CLK

JK

J=K=0時,Qn+1=QnJ≠K

時，Qn+1=JJ=K=1時,Qn+1=QnQn+1

J

KQ’主從SRQQ1Q1’CLK7511Qn0000110XX10計數(shù)狀態(tài)下，電路的輸出電壓波形，隨CLK

作用沿的到來自動改變。3.說明設(shè)初態(tài)Q=0設(shè)：CLK作用沿為下降沿tCLKtJ=KtQ13）J=K=1時，Qn+1=Qn

是計數(shù)狀態(tài)。1）CLK高電平觸發(fā)有效；2）無約束條件；76計數(shù)狀態(tài)下，電路的輸出電壓波形，隨CLK5.動作特點

CLK=1

期間，若JK端的狀態(tài)有跳變，則無法根據(jù)其特性表，正確判斷電路的輸出狀態(tài)，必須考慮該期間輸入狀態(tài)的全部變化過程。4.邏輯符號&&C11J1KQQSDRDJ1J2CLKK1K2C11J1KQQSDRDJCLKKC11J1KQQJCLKK【問題】CLK=1期間，主觸發(fā)器的輸出端Q1隨J、K端狀態(tài)只改變一次，且一旦變化就不會回到原來狀態(tài)。——一次變化現(xiàn)象CLK下降沿到來時，從觸發(fā)器的輸出端Q最多只能改變一次。775.動作特點 CLK=1期間，若JK端的主從SR

J

KQQ’Q1Q1’CLK78主從SRJKQQ’Q1Q例：已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形圖（設(shè)初始狀態(tài)為0）。

為使主從JK

觸發(fā)器按其特性表正常工作，必須保證在CLK=1期間，輸入端(J、K端)的狀態(tài)保持不變?！緩?qiáng)調(diào)】79例：已知主從JK觸發(fā)器J、K的波形如圖所示，畫出輸出Q的波形三、脈沖觸發(fā)方式的動作特點觸發(fā)器的翻轉(zhuǎn)分兩步。

(1)CLK=1期間，主觸發(fā)器接受輸入端的信號，被置成相應(yīng)狀態(tài)；

(2)CLK下降沿到來時，從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。CLK=1的全部時間里，輸入信號都將對主觸發(fā)器起控制作用。CLK=1期間若輸入信號發(fā)生了變化，CLK下降沿到達(dá)時從觸發(fā)器的狀態(tài)不一定能按此刻輸入信號的狀態(tài)來確定，此時必須考慮整個CLK=1期間輸入信號的變化過程以確定觸發(fā)器的狀態(tài)。80三、脈沖觸發(fā)方式的動作特點觸發(fā)器的翻轉(zhuǎn)分兩步。340005.3.4觸發(fā)器按邏輯功能的分類1.特性表一、SR觸發(fā)器凡在時鐘控制下，邏輯功能符合此特性表的觸發(fā)器就叫做SR觸發(fā)器。RS001010011100101110111000不定111不定D觸發(fā)器等。T觸發(fā)器、JK觸發(fā)器、SR觸發(fā)器、時鐘控制的觸發(fā)器，按功能分:n

Qn+1

Q“1”觸發(fā)有效保持清零置1810005.3.4觸發(fā)器按2.特性方程3.狀態(tài)轉(zhuǎn)換圖它表明Q從Qn→Qn+1所需要的輸入條件。綜上可知描述觸發(fā)器的邏輯功能有三種方法：