微型計(jì)算機(jī)中的存儲(chǔ)器課件

第4章微型計(jì)算機(jī)中的存儲(chǔ)器4.1概述4.2內(nèi)部存儲(chǔ)器的組成4.3存儲(chǔ)器的連接4.4外部存儲(chǔ)器

第4章微型機(jī)中的存儲(chǔ)器教學(xué)重點(diǎn)

半導(dǎo)體存儲(chǔ)器的組成

常用芯片使用介紹

SRAM、EPROM與CPU的連接與擴(kuò)展4.1概述存儲(chǔ)器與運(yùn)算器、控制器一起，構(gòu)成了計(jì)算機(jī)的主機(jī)系統(tǒng)；在主機(jī)內(nèi)部的存儲(chǔ)器被稱為主存，在主機(jī)外部的存儲(chǔ)器被稱為外存；外存中的信息要通過接口電路調(diào)到內(nèi)存，CPU才能使用。CPUCACHE主存（內(nèi)存）輔存（外存）4.1概述存儲(chǔ)器的主要性能指標(biāo)：存儲(chǔ)容量：存儲(chǔ)容量=存儲(chǔ)單元數(shù)×每個(gè)單元的二進(jìn)制位數(shù)注意，這里的單元指具有同一地址的存儲(chǔ)單位。速度：存儲(chǔ)器的速度用取數(shù)時(shí)間和存儲(chǔ)周期衡量；價(jià)格：常用每位的價(jià)格衡量，不僅包含存儲(chǔ)元件本身的價(jià)格，還含有為該存儲(chǔ)器操作服務(wù)的外圍電路的價(jià)格；存儲(chǔ)器的總價(jià)格正比于存儲(chǔ)容量，反比于存儲(chǔ)周期容量、速度、價(jià)格三個(gè)指標(biāo)是相互制約的存儲(chǔ)器的層次結(jié)構(gòu)在CPU內(nèi)部設(shè)置多個(gè)通用寄存器，用來(lái)存放中間數(shù)據(jù)；采用多存儲(chǔ)模塊交叉存取，把主存分成多個(gè)模塊，信息交叉存儲(chǔ)；采用高速緩存，置于主存與CPU之間。CPUCACHE主存（內(nèi)存）I/O控制輔存輔存輔存4.2內(nèi)部存儲(chǔ)器的組成1.半導(dǎo)體存儲(chǔ)器的分類：按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用功能隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失詳細(xì)分類，請(qǐng)看圖示讀寫存儲(chǔ)器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改；PROM：允許一次編程，此后不可更改；EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程；EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫；FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除。

2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)緩沖讀寫電路DBRDWRCS①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③讀/寫電路

■包括讀寫放大器和數(shù)據(jù)緩沖器，是輸入和輸出通道。④片選和讀寫控制邏輯選中存儲(chǔ)芯片，控制讀寫操作①存儲(chǔ)體注意：存儲(chǔ)器芯片的存儲(chǔ)容量與地址、數(shù)據(jù)線的位數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2n×m＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

n：芯片的地址線根數(shù)

m：芯片的數(shù)據(jù)線根數(shù)

示例②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼單譯碼結(jié)構(gòu)：也叫字結(jié)構(gòu)，只用一個(gè)譯碼器，譯碼輸出的字選擇線直接選中地址所表示的存儲(chǔ)單元；雙譯碼結(jié)構(gòu)：又稱重合譯碼，用2個(gè)譯碼器分別譯碼，X向選中矩陣中行存儲(chǔ)單元，Y向選中矩陣中列存儲(chǔ)單元，只有XY相同時(shí)選中的存儲(chǔ)單元才能進(jìn)行讀/寫操作。雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)可減少譯碼器的輸出線，簡(jiǎn)化譯碼器結(jié)構(gòu)③片選和讀寫控制邏輯片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作讀RD*或OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫WR*控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫控制線靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：外部電路較簡(jiǎn)單；功耗較大。SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能SRAM芯片6116存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線D7～D0片選CS*讀寫W*、E*功能DRAM芯片4116存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫信號(hào)WE*讀有效數(shù)據(jù)從DOUT引腳輸出DRAM4116的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫信號(hào)WE*寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元4只讀存儲(chǔ)器MROM：掩膜型ROM，其中的信息是廠家根據(jù)給定的程序和數(shù)據(jù)對(duì)芯片進(jìn)行二次光刻制成，造價(jià)很高；PROM：可編程ROM，每個(gè)基本電路由1個(gè)三極管和串接在射極上的熔絲組成。出廠時(shí)，每位上存儲(chǔ)的信息均為1，寫入0時(shí)，產(chǎn)生大電流將熔絲燒斷完成。由于熔絲燒斷后不能恢復(fù)，所以只能編程一次。4只讀存儲(chǔ)器EPROM：可擦除可編程ROM，信息的存儲(chǔ)通過電荷分布決定。剛出廠的芯片中沒有電荷，所存信息為1，寫入0時(shí)通過加編程電壓把電荷注入相應(yīng)的基本存儲(chǔ)電路實(shí)現(xiàn)。當(dāng)外部能源（紫外線光源）加到芯片上時(shí)，聚集在電路中的電荷形成光電流泄漏走，改變電荷分布，擦掉0，恢復(fù)原始狀態(tài)1。EEPROM：電可擦可編程ROM，在﹢5V電源下就可在線編寫和擦除，是一種特殊的可讀寫的存儲(chǔ)器。EPROM頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息；一般使用專門的編程器（燒寫器）進(jìn)行編程；編程后，應(yīng)該貼上不透光封條；出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1；編程就是將某些單元寫入信息0。EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2732存儲(chǔ)容量為4K×824個(gè)引腳：12根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*/編程電壓VPP功能EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫（擦除和編程一次完成）；有字節(jié)擦寫、塊擦寫和整片擦寫方法；并行EEPROM：多位同時(shí)進(jìn)行；串行EEPROM：只有一位數(shù)據(jù)線。EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716154.3存儲(chǔ)器的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口

★存儲(chǔ)器要經(jīng)過譯碼器等附加電路才能接向CPU主系統(tǒng)★存儲(chǔ)器芯片經(jīng)過擴(kuò)展才能達(dá)到需求4.3.1存儲(chǔ)芯片的連接與擴(kuò)展存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫控制線1.存儲(chǔ)芯片位數(shù)的擴(kuò)充若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)；全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連；若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)需利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”，即“位并聯(lián)”。位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)；地址線的相應(yīng)位、各控制線并聯(lián)；這些芯片應(yīng)被看作是一個(gè)整體；常被稱為“芯片組”。例：2K×1位芯片組成2K×8位存儲(chǔ)器例：1K×4位芯片組成1K×8位存儲(chǔ)器2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連；尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”。片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A03.存儲(chǔ)器芯片地址的擴(kuò)充存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量；也就是擴(kuò)充了存儲(chǔ)器地址范圍；進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址；這個(gè)尋址方法，主要通過將存儲(chǔ)器芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)；這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“地址串聯(lián)”。地址擴(kuò)充（容量擴(kuò)展）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000片選端常有效的情況：A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效；不與系統(tǒng)的高位地址線發(fā)生聯(lián)系；芯片（組）總處在被選中的狀態(tài)；雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”。地址重復(fù)現(xiàn)象一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象；原因：有些高位地址線沒有用、可任意；使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”；例如：00000H～07FFFH選取的原則：高位地址全為0的地址。高位地址譯碼才更好⑴譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過程；譯碼電路可以使用門電路組合邏輯；譯碼電路更多的是采用集成譯碼器：常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154⑵全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址；包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）；采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)；譯碼電路可能比較復(fù)雜、連線也較多。全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13⑶部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼；每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址；可簡(jiǎn)化譯碼電路的設(shè)計(jì)；但系統(tǒng)的部分地址空間將被浪費(fèi)。部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH⑷線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）；雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)；必然會(huì)出現(xiàn)地址重復(fù)；一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元；多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用。線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線；在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的M/IO*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）；對(duì)一些存儲(chǔ)芯片通過片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用。存儲(chǔ)器芯片容量擴(kuò)展舉例設(shè)系統(tǒng)中的地址總線為16位，要求從0000H起安排4片2716EPROM。2716芯片的規(guī)格為2K×8位，可知芯片內(nèi)部尋址為11位，取A10~A0地址線；各芯片的片選信號(hào)由A15~A11確定?？砂才?個(gè)2-4譯碼器，各芯片連接的譯碼輸出信號(hào)和地址范圍如下：存儲(chǔ)器芯片容量擴(kuò)展舉例片選譯碼芯片序號(hào)A15A14A13A12A11地址范圍Y00#000000000H～07FFHY11#000010800H～0FFFHY22#000101000H～17FFHY33#000111800H～1FFFH具體連接如圖：存儲(chǔ)器芯片位字?jǐn)U展實(shí)際上存儲(chǔ)器通常都有位向和字向的擴(kuò)展要求。擴(kuò)展方法即位擴(kuò)展和字?jǐn)U展的綜合運(yùn)用。存儲(chǔ)容量與地址總線、地址范圍的關(guān)系容量

1K2K4K8K16K32K總線數(shù)

101112131415范圍

000000000000000000000

3FF7FFFFF1FFF3FFF7FFF容量

64K128K256K512K1MB

總線數(shù)

1617181920范圍

000000000000000000000000

FFFF1FFFF3FFFF7FFFFFFFFF4.3.2存儲(chǔ)器與CPU的連接8086最小模式與SRAM的連接：4.3.2存儲(chǔ)器與CPU的連接8086與ROM的連接：連接時(shí)須注意的問題存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問題：CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合1.總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限；單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來(lái)加以鎖存和驅(qū)動(dòng)；雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來(lái)加以驅(qū)動(dòng)。2.時(shí)序配合分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求。如果不能滿足：考慮更換芯片在總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)3.合理分配內(nèi)存的地址空間RAM和ROM分區(qū)域安排，一般把RAM安排在低端，ROM安排在高端。切記：時(shí)序配合是連接中的難點(diǎn)第4章教學(xué)要求1.了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2.熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3.掌握部分SRAM、EPROM、EEPROM芯片的引腳功能；4.理解SRAM讀寫原理、DRAM讀寫和刷新原理、EPROM和EEPROM工作方式第4章教學(xué)要求（續(xù)）5.掌握存儲(chǔ)芯片與CPU連接的方法，特別是片選端的處理；6.了解存儲(chǔ)芯片與CPU連接的總線驅(qū)動(dòng)和時(shí)序配合問題。習(xí)題4（第85頁(yè)）32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖SRAM2114的功能工作方式CS*WE*I/O4～I(xiàn)/O1未選中讀操作寫操作100×10高阻輸出輸入SRAM6116的功能工作方式CS*W*E*D7～D0未選中讀操作寫操作