第14章 MOS開(kāi)關(guān)電容電路

第14章MOS開(kāi)關(guān)電容電路14.2開(kāi)關(guān)電容積分器14.1開(kāi)關(guān)電容等效電阻電路作業(yè)14.3開(kāi)關(guān)電容低通濾波器概述概述MOS開(kāi)關(guān)電容電路(SC電路)是由MOS模擬開(kāi)關(guān)和MOS電容組成，電路在時(shí)鐘信號(hào)的控制下，完成電荷的存儲(chǔ)和轉(zhuǎn)換。它和運(yùn)放、比較器等基本電路組合起來(lái)，可以構(gòu)成多種功能的電路。如SC等效電阻電路、SC積分電路、SC濾波電路等。為了突出對(duì)開(kāi)關(guān)電容基本工作原理的論述，假定各元件具有理想特性，即模擬開(kāi)關(guān)的導(dǎo)通電阻為零，關(guān)斷電阻為無(wú)限大，不存在寄生電容；并假定模擬開(kāi)關(guān)柵電壓的設(shè)計(jì)滿(mǎn)足使開(kāi)關(guān)正常工作的條件。此外還假定MOS電容沒(méi)有損耗；不考慮時(shí)鐘信號(hào)的上升、下降沿；運(yùn)算放大器的增益和輸入電阻足夠高，并且頻帶足夠?qū)挕Ｓ肕OSFET構(gòu)成的模擬開(kāi)關(guān)可用簡(jiǎn)單的單擲開(kāi)關(guān)符號(hào)表示。14.1開(kāi)關(guān)電容等效電阻電路

SC等效電阻電路由MOS模擬開(kāi)關(guān)和MOS電容組成，這種電路可以等效為一個(gè)電阻。根據(jù)MOS開(kāi)關(guān)和MOS電容在電路中的連接方式不同，可以分為串聯(lián)型和并聯(lián)型兩種。規(guī)定所有的MOS開(kāi)關(guān)和MOS電容均接在串臂的，稱(chēng)為串聯(lián)型。MOS開(kāi)關(guān)或MOS電容或它們兩者均接在并臂的，稱(chēng)為并聯(lián)型。一、并聯(lián)型開(kāi)關(guān)電容等效電阻電路兩個(gè)MOS模擬開(kāi)關(guān)管M1、M2分別受兩相互補(bǔ)時(shí)鐘控制，它們具有同頻、相位相反、振幅相等而不重疊的特性。當(dāng)φ為高電平時(shí)，M1導(dǎo)通M2截止，相當(dāng)于簡(jiǎn)化圖中的開(kāi)關(guān)S1接向l端。電壓V1向電容Cl充電至V1，此時(shí)電容C1上儲(chǔ)存的電荷量為Q1＝Cl.V1。當(dāng)φ為低電平時(shí)，M2導(dǎo)通M1截止，相當(dāng)于開(kāi)關(guān)S1接向2端。電容C1通過(guò)2端的負(fù)載放電形成電壓V2，電容Cl上儲(chǔ)存的電荷量為Q2＝Cl.V2。在這個(gè)過(guò)程中，通過(guò)電容C1從1端傳送至2端的電荷量△Q為當(dāng)電容C1固定時(shí)，改變時(shí)鐘頻率可以調(diào)節(jié)等效電阻的大小。同時(shí)，只要精確控制時(shí)鐘頻率和電容C1的數(shù)值，就可以得到精確的等效電阻。而要做到這一點(diǎn)，比直接做一個(gè)精確的電阻要容易得多，而且可以縮小芯片面積。例如，一般MOS電容C1的數(shù)值在0.1～100pF左右，如果取C1＝lpF，時(shí)鐘頻率fc＝100kHz，則可得到一個(gè)10MΩ的等效電阻。而一個(gè)lpF的MOS電容的面積約為0.0lmm2，為制造10MΩ電阻所需面積的1％。故采用MOS模擬開(kāi)關(guān)電容電路代替電阻，將大大有利于MOS模擬電路集成度的提高。時(shí)間常數(shù)將只取決于時(shí)鐘頻率和兩個(gè)電容Cl和C的比值。而時(shí)鐘頻率通常比較穩(wěn)定、準(zhǔn)確，所以時(shí)間常數(shù)將主要取決于C1／C。在MOS集成電路工藝中，兩個(gè)電容的比值主要取決于電容的版圖設(shè)計(jì)尺寸和光刻偏差，這些是比較容易控制的。所以，把電阻比和時(shí)間常數(shù)的精確控制歸結(jié)到電容比值的控制是非常有利的。開(kāi)關(guān)電容電路易于實(shí)現(xiàn)穩(wěn)定、準(zhǔn)確的時(shí)間常數(shù)。而在模擬電路中常遇到與時(shí)間有關(guān)的特性，如頻率特性、延遲特性等，因此MOS開(kāi)關(guān)電容電路得到了廣泛的應(yīng)用，并促進(jìn)了模擬集成電路的發(fā)展。要注意兩個(gè)條件：(1)采樣頻率fc應(yīng)比信號(hào)最高頻率fs高得多，即要求fc>>fs，才能使被采樣的信號(hào)不失真地被還原。(2)1端和2端的電壓V1和V2不能受開(kāi)關(guān)閉合的影響，這樣可避免開(kāi)關(guān)閉合時(shí)，引起電路瞬變和瞬時(shí)信號(hào)電平的變化。二、串聯(lián)型開(kāi)關(guān)電容等效電阻電路當(dāng)φ為高電平時(shí)，M1導(dǎo)通M2截止，電容C1上存儲(chǔ)電荷量Q為：Q＝C1(V1-V2)。當(dāng)φ為低電平時(shí)，M2導(dǎo)通M1截止，電容C1通過(guò)M2放電，電容C1上電荷量變?yōu)榱恪Ｔ陂_(kāi)關(guān)接通和斷開(kāi)的一個(gè)周期Tc內(nèi)，電容C1上的電荷變化量△Q為：△Q＝C1(V1-V2)?？梢?jiàn)，△Q與并聯(lián)型SC等效電阻電路在開(kāi)關(guān)接通和斷開(kāi)的一個(gè)周期內(nèi)電容C1上的電荷變化量相同。所以此電路在一個(gè)周期Tc內(nèi)，1端向2端傳遞的平均電流和此電路的等效電阻Reff的表達(dá)式，與并聯(lián)型SC等效電阻電路的相同。14.2開(kāi)關(guān)電容積分器當(dāng)fc一定時(shí)，SC積分器的傳遞函數(shù)只與C1和C2的比值有關(guān)，而與它們的絕對(duì)值無(wú)關(guān)。在集成電路工藝中，要獲得精確的電容值很難，而要獲得精確的電容比卻不難實(shí)現(xiàn)。采用特種工藝，電容比的精度可達(dá)到0.0l％，并且具有良好的溫度穩(wěn)定性。這種積分器的缺點(diǎn)是寄生電容的影響較大。CPl是模擬開(kāi)關(guān)管M1源-襯底的寄生電容，CP2和CP3是M1和M2的漏—襯底電容以及與電容C1相關(guān)的上極板和互連線的寄生電容，CP4是M2的源—襯底電容和運(yùn)算放大器的輸入電容，CP5和CP6是與積分電容C2相關(guān)的上下極板的寄生電容。各寄生電容對(duì)電路性能的影響不同，CPl與信號(hào)源并聯(lián)，通常信號(hào)源內(nèi)阻較小，所以CPl的影響可忽略。CP2和CP3直接與C1并聯(lián)，其影響必須考慮，令CP＝CP2+CP3，C1’＝C1+CP。若運(yùn)算放大器具有理想特性，則CP4和CP5的影響可以忽略，可以看作運(yùn)算放大器負(fù)載的電容CP6的影響也可忽略。綜上所述，如果輸入信號(hào)源的內(nèi)阻足夠小，且運(yùn)算放大器具有理想特性，則只需考慮CP2和CP3的影響，其作用相當(dāng)于使C1的值增加了Cp。CP的存在改變了積分器的特性，而且CP是隨加在其兩端電壓的不同而變化的非線性電容，這就失去了開(kāi)關(guān)電容積分器易于得到準(zhǔn)確和穩(wěn)定的時(shí)間常數(shù)的優(yōu)點(diǎn)。然而這些電容是在制造開(kāi)關(guān)電容積分器時(shí)不可避免的，因此需要設(shè)法在電路結(jié)構(gòu)上解決。當(dāng)φ為高電平時(shí)，開(kāi)關(guān)S1、S2接通，S3、S4斷開(kāi)，此時(shí)輸出電壓Vo為CP2和C1被充電到等于Vi的電壓，而CP3因?yàn)楹瓦\(yùn)算放大器的輸入端相連，所以?xún)啥说碾妷簽榱?。在φ為低電平時(shí)，S1和S2斷開(kāi)，S3和S4接通，此時(shí)CP2、CP3和C1被短路?？梢?jiàn)，在一個(gè)時(shí)鐘周期內(nèi)，CP2和CP3都不會(huì)影響電路中電荷的正常轉(zhuǎn)移，從而消除了寄生電容對(duì)積分器性能的影響。14.3開(kāi)關(guān)電容低通濾波器只利用MOS開(kāi)關(guān)和電容即可構(gòu)成簡(jiǎn)單的濾波器，不需要制作電阻。此外，網(wǎng)絡(luò)的頻率響應(yīng)取決于時(shí)鐘頻率及兩個(gè)電容的比值，而與電容的絕對(duì)數(shù)值無(wú)關(guān)。對(duì)于有源低通濾波器，因要求RC乘積大，而且精度高，故這種電路過(guò)去一直難以實(shí)現(xiàn)集成化。SC電路的出現(xiàn)，解決了這一難點(diǎn)