第6章門電路和組合邏輯電路_第1頁(yè)
第6章門電路和組合邏輯電路_第2頁(yè)
第6章門電路和組合邏輯電路_第3頁(yè)
第6章門電路和組合邏輯電路_第4頁(yè)
第6章門電路和組合邏輯電路_第5頁(yè)
已閱讀5頁(yè),還剩56頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第6章門電路和組合邏輯電路第6章門電路和組合邏輯電路6.1 數(shù)字電路概述6.2

邏輯代數(shù)基礎(chǔ)6.3 邏輯門電路6.4

集成門電路6.5 邏輯組合電路的分析與設(shè)計(jì)6.6 常用集成組合邏輯電路6.7 組合邏輯電路的Multisim仿真小結(jié)第6章重點(diǎn)各種邏輯門(與門、或門、非門、與非門、或非門、與或非門、異或門、傳輸門、三態(tài)門等)的邏輯符號(hào)、邏輯表達(dá)式和真值表組合邏輯電路的分析與設(shè)計(jì)方法編碼器、譯碼器TTL電路、MOS電路的特點(diǎn)6.1數(shù)字電路概述u正弦波信號(hào)tut方波信號(hào)電子電路中的信號(hào)模擬信號(hào)數(shù)字信號(hào)隨時(shí)間連續(xù)變化不連續(xù)變化模擬電路數(shù)字電路邏輯電路數(shù)字電路組合邏輯電路時(shí)序邏輯電路電路的輸出狀態(tài)完全由當(dāng)時(shí)的輸入狀態(tài)決定,與電路原來(lái)的狀態(tài)無(wú)關(guān),沒(méi)有記憶功能。電路的輸出狀態(tài)不僅與當(dāng)時(shí)的輸入狀態(tài)有關(guān),而且還與電路原來(lái)的狀態(tài)有關(guān),具有記憶功能。主要由觸發(fā)器組成主要由門電路組成一、數(shù)字電路的特點(diǎn)1、晶體管工作在開(kāi)關(guān)狀態(tài);2、對(duì)信號(hào)大小的要求減弱,抗干擾能力強(qiáng);3、主要研究輸出與輸入之間的邏輯關(guān)系,用邏輯代數(shù)方法,表達(dá)功能用真值表、邏輯表達(dá)式、波形圖。二、二進(jìn)制數(shù)

(開(kāi)關(guān)通斷,三極管飽和截止,低電平高電平等)

二進(jìn)制數(shù)(Binary,B):逢二進(jìn)一

二—十進(jìn)制(Decimal,D)轉(zhuǎn)換,0~9的轉(zhuǎn)換碼

八進(jìn)制(Octonary,O)

十六進(jìn)制(Hexadecimal,H)三、數(shù)字脈沖信號(hào)正脈沖負(fù)脈沖脈沖幅度A脈沖前沿脈沖后沿脈沖寬度tp脈沖周期T脈沖頻率f上升時(shí)間tr下降時(shí)間tf占空比Atrtf后沿后沿前沿前沿0110正邏輯系統(tǒng)負(fù)邏輯系統(tǒng)四、邏輯電平與正負(fù)邏輯ViVoKUccR只要能判斷高低電平即可,如TTL電平10VLVH模擬信號(hào)速度測(cè)量例 脈沖信號(hào)速度測(cè)量例五、舉例0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=110=01=邏輯代數(shù)的基本定律(一)基本運(yùn)算規(guī)則A+0=AA+1=1A?0=0?A=0A?1=1?A=A常量與常量常量與變量基本邏輯:邏輯與:A

?B=AB邏輯或:A+B邏輯非:6.2邏輯代數(shù)基礎(chǔ)(二)基本代數(shù)規(guī)律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!(三)吸收規(guī)則1.原變量的吸收:A+AB=A證明:A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對(duì)邏輯式進(jìn)行化簡(jiǎn)。例如:被吸收2.反變量的吸收:證明:例如:被吸收3.混合變量的吸收:證明:例如:1吸收4.反演定理:可以用列真值表的方法證明:邏輯表達(dá)式的化簡(jiǎn):邏輯表達(dá)式的轉(zhuǎn)換:(要求與非門實(shí)現(xiàn)時(shí))1.與門電路“與”邏輯:所有條件滿足,事件才發(fā)生。開(kāi)關(guān):閉合為1,打開(kāi)為0。燈:亮為1,不亮為0。邏輯表達(dá)式F=A?B?C&ABCF邏輯符號(hào)AFBC00001000010011000010101001101111真值表有0出0,全1出1有低出低,全高出高電路EFABC6.3邏輯門電路6.3.1基本邏輯門門:即開(kāi)關(guān),條件滿足,信號(hào)通過(guò);條件不滿足,信號(hào)不能通過(guò)。“與”邏輯實(shí)現(xiàn)電路:如二極管與門電路。2.或門電路“或”邏輯:只要有條件滿足,事件就發(fā)生。邏輯表達(dá)式F=A+B+C有1出1,全0出0有高出高,全高出高電路AEFBC真值表AFBC00001001010111010011101101111111邏輯符號(hào)1ABCF“或”邏輯實(shí)現(xiàn)電路:如二極管或門電路。3.非門電路“非”邏輯:條件滿足,事件不發(fā)生;條件不滿足,事件發(fā)生。有1出0,有0出1有高出低,有低出高取反邏輯符號(hào)AF1邏輯表達(dá)式F=A電路AEF真值表AF0110“非”邏輯實(shí)現(xiàn)電路:如三極管非門電路。“與”、“或”、“非”是三種基本的邏輯關(guān)系,任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。1.與非門F=A?B?C 有0出1,全1出0。(兩步)2.或非門F=A+B+C 有1出0,全0出1。

6.3.2復(fù)合門電路ABCDF&13.與或非門F=AB+CD真值表?F=1,A、B、C、D=?4.異或門F=AB=1ABFABF000011101110ABF0010101001115.同或門=1ABFF=AB例:

與門、或門、與非門、或非門、異或門、同或門的輸入A、B的波形如圖所示,輸出分別為F1、F2、F3、F4、F5、F6。根據(jù)輸入A、B的波形,畫出各輸出端的波形。

解:根據(jù)它們的邏輯關(guān)系,可畫出波形圖如圖所示。

注意??!作圖時(shí)要用尺畫并對(duì)齊。&AF符號(hào)功能表低電平起作用三態(tài)門&ABF高電平起作用6.3.3其它門電路傳輸門uiuoCCC=1C=0C=0C=1&AFEA&AFEA&AFEA總線二極管與門FD1D2AB+12VFD1D2AB-12V二極管或門R1DR2AF+12V+3V三極管非門嵌位二極管R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門分立元件門電路缺點(diǎn)1、體積大、工作不可靠。2、需要不同電源。3、各種門的輸入、輸出電平不匹配。6.5組合邏輯電路的分析與設(shè)計(jì)6.5.1組合邏輯電路的分析已知電路結(jié)構(gòu)找出輸入輸出之間的邏輯關(guān)系

1、由前至后逐級(jí)求出各個(gè)邏輯門的邏輯關(guān)系表達(dá)式。分析步驟:2、用邏輯代數(shù)或卡諾圖對(duì)邏輯代數(shù)進(jìn)行化簡(jiǎn)。3、列出輸入輸出狀態(tài)真值表4、分析和歸納功能,得出結(jié)論。例1:分析下圖的邏輯功能。

&&&ABF真值表相同為“1”不同為“0”同或門=1例2:分析下圖的邏輯功能。

&&&&ABFABF000011101110真值表相同為“0”不同為“1”異或門=1例3:分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11&2&3&4AMB1F=010被封鎖1多路選擇器(二選一)例4:分析下圖的邏輯功能&&1ABF1F3F211直接列真值表6.5.2組合邏輯電路的設(shè)計(jì)任務(wù)要求最簡(jiǎn)單的邏輯電路1、定義1和0(正邏輯)2、根據(jù)實(shí)際問(wèn)題的邏輯含義,列出真值表。設(shè)計(jì)步驟:3、求出邏輯代數(shù)表達(dá)式,并進(jìn)行化簡(jiǎn)。4、設(shè)計(jì)邏輯電路(與非門實(shí)現(xiàn))例1:設(shè)計(jì)三人表決電路(A、B、C)。每人一個(gè)按鍵,如果同意則按下,不同意則不按。結(jié)果用指示燈表示,多數(shù)同意時(shí)指示燈亮,否則不亮。解:1、首先指明邏輯符號(hào)取“0”、“1”的含義。輸入:同意為1,不同意為0;輸出:通過(guò)是1,否則是0。3、寫出邏輯代數(shù)表達(dá)式并化簡(jiǎn)。(方法之一:與或表達(dá)方式)F=ABC+ABC+ABC+ABC☆+ABC+ABC(添加項(xiàng))=(A+A)BC+(B+B)AC+(C+C)ABF=BC+AC+ABF=BC+AC+AB=BCACAB與非形式2、列真值表4、根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF F=BCACAB&&&&ABCF組合邏輯電路設(shè)計(jì)以芯片少,品種少為優(yōu)6.6常用集成組合邏輯電路編碼:用代碼表示各種對(duì)象或信號(hào)的過(guò)程。生活中編碼郵政編碼,學(xué)號(hào)等。編碼器:具有編碼功能的邏輯電路。二進(jìn)制編碼器:將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼。N位二進(jìn)制代碼有2n種不同的組合,表示2n個(gè)信號(hào)。設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合邏輯電路相同,首先要列出狀態(tài)表,然后寫出邏輯表達(dá)式并進(jìn)行化簡(jiǎn),最后畫出邏輯圖。6.6.1編碼器8-3編碼器邏輯圖編碼表例:八線-三線編碼器設(shè)八個(gè)輸入端為I1I8,八種狀態(tài),與之對(duì)應(yīng)的輸出設(shè)為F1、F2、F3,共三位二進(jìn)制數(shù)。1.二進(jìn)制編碼器2.二—十進(jìn)制編碼器用二進(jìn)制代碼表示十進(jìn)制數(shù):BCD碼。輸入(十進(jìn)制數(shù))DCBAY0(0)0000Y1(1)0001Y2(2)0010Y3(3)0011Y4(4)0100Y5(5)0101Y6(6)0110Y7(7)0111Y8(8)1000Y9(9)1001圖?8421碼:譯碼器的輸入:一組二進(jìn)制代碼譯碼器的輸出:一組高低電平信號(hào)6.6.2譯碼器和數(shù)字顯示器譯碼:將代碼翻譯成各種對(duì)象或信號(hào)的過(guò)程。譯碼器:具有譯碼功能的邏輯電路。二進(jìn)制譯碼器:將二進(jìn)制翻譯成電路的某種狀態(tài)。將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。2-4線譯碼器74LS139的內(nèi)部線路&&&&A1A0輸入控制端輸出74LS139管腳圖一片139種含兩個(gè)2-4譯碼器74LS139的功能表“—”表示低電平有效。1.二進(jìn)制譯碼器2.二—十進(jìn)顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中,常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來(lái),這就要用到顯示譯碼器。顯示器件:常用的是七段顯示器件共陽(yáng)數(shù)碼管(0亮) 共陰數(shù)碼管(1亮)顯示譯碼器:11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端74LS49與七段顯示器件的連接:bfacdegbfacdegBIDCBA+5V+5V74LS49是集電極開(kāi)路,必須接上拉電阻6.6.3數(shù)據(jù)選擇器與數(shù)據(jù)分配器從一組數(shù)據(jù)中選擇一路信號(hào)進(jìn)行傳輸?shù)碾娐?,稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號(hào)輸入信號(hào)輸出信號(hào)數(shù)據(jù)選擇器類似一個(gè)多投開(kāi)關(guān)。選擇哪一路信號(hào)由相應(yīng)的一組控制信號(hào)控制。思考題1、分析邏輯電路的步驟是什么?2、設(shè)計(jì)邏輯電路的步驟是什么?1、什么是編碼器?什么是二——十進(jìn)制編程器?2、什么是譯碼器?什么是二——十進(jìn)制顯示譯碼器?3、什么是數(shù)碼管的共陰極接法?習(xí)題:P1756-5,6-6,6-9,6-106.4集成門電路與分立元件電路相比,集成電路具有體積小、可靠性高、速度快的特點(diǎn),而且輸入、輸出電平匹配,所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu),可分為DTL(Diode-T-Logic)、TTL(Transister-T-Logic)、HTL(HighThresholdLogic)、MOS管集成門電路。6.4.1TTL與非門速度、帶負(fù)載能力+5VFR4R2R13kV2R5R3V3V4V1V5b1c1ABC1、任一輸入為低電平(0.3V)時(shí)“0”1V不足以讓V2、V5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kR5V3V4V1b1c1ABC1、任一輸入為低電平(0.3V)時(shí)“0”1Vuouo=5-uR2-ube3-ube43.6V高電平!+5VFR4R2R13kV2R5R3V3V4V1V5b1c1ABC2、輸入全為高電平(3.4V)時(shí)“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2、輸入全為高電平(3.4V)時(shí)+5VFR2R13kV2R3V1V5b1c1ABC全反偏“1”飽和uF=0.3V此電路電壓傳輸特性主要參數(shù)測(cè)試電路&+5Vuiu01、輸出高電平UOH

典型值為3.5V,產(chǎn)品規(guī)范值UOH

2.4V2、輸出低電平UOL典型值為0.35V,產(chǎn)品規(guī)范值UOH

0.4V3、關(guān)門電平Uoff低電平上限值,反映抗正向干擾能力。Uoff

0.8V4、開(kāi)門電平Uon高電平下限值,反映抗負(fù)向干擾能力。Uon

1.8V5、扇出系數(shù)N

帶同類IC的數(shù)量,N8&&?6、平均傳輸時(shí)間tuiotuootpd1tpd250%50%tpd40nS1、懸空的輸入端相當(dāng)于接高電平。2、為了防止干擾,可將懸空的輸入端接高電平。說(shuō)明集電極開(kāi)路的與非門(OC門)+5VFR2R13kT2R3T1T5b1c1ABC集電極懸空&符號(hào)!使用時(shí)需要外接電阻,也可直接接負(fù)載線與功能輸出端可相連&&+UCCABCDEFY=ABCDEF

MOS門電路MOS集成門電路PMOSNMOSCMOS型號(hào)系列CC4000B,MC14500CD4000工藝簡(jiǎn)單速度高功耗極小,電源電壓范圍寬,

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論