電子系統(tǒng)設(shè)計(jì)基礎(chǔ)3

第3章可編程邏輯器件的

工作原理

集成電路的分類(按制作方式)IC:IntegratedCircuit集成電路的分類(按集成度)小規(guī)模集成電路(SSI:SmallScaleIntegratedCircuit):邏輯門10個(gè)以下或晶體管100以下;中規(guī)模集成電路(MSI:Medium):邏輯門10～100個(gè),晶體管100～1000個(gè);

大規(guī)模集成電路(LSI:Large):邏輯門100～1000個(gè),晶體管103～104個(gè);

集成電路的分類(按集成度)超大規(guī)模集成電路(VLSI:VeryLarge):邏輯門103～104個(gè),晶體管104～105個(gè);甚大規(guī)模集成電路(ULSI:UltraLarge):邏輯門105～106個(gè),晶體管106～107個(gè);巨大規(guī)模集成電路(GLSI:GigaLarge):邏輯門106個(gè)以上,晶體管107個(gè)以上

。3.1概述

3.1.1可編程邏輯器件的發(fā)展早期是存儲(chǔ)器：只讀存儲(chǔ)器（PROM）紫外線可擦除只讀存儲(chǔ)器（EPROM）電可擦除只讀存儲(chǔ)器（EEPROM）

PROM編程原理其后出現(xiàn)了結(jié)構(gòu)復(fù)雜一些的可編程邏輯器件（PLD：ProgrammableLogicDevices）

可編程陣列邏輯PAL門（ProgrammableArrayLogic）通用陣列邏輯GAL門（GenericArrayLogic）任何一個(gè)組合邏輯都可以表示為乘積項(xiàng)之和的形式，例如：

f=(A+B)CD=ACD+BCD20世紀(jì)80年代中期開始出現(xiàn)

EPLD：ErasableProgrammableLogicDevice(類似于PAL門的擴(kuò)展結(jié)構(gòu))1985年，美國Xilinx公司推出第一個(gè)FPGA芯片

FieldProgrammableGateArray目前最主要的可編程邏輯器件有：FPGA：現(xiàn)場(chǎng)可編程門陣列

FieldProgrammableGateArrayCPLD：復(fù)雜的可編程邏輯器件

ComplexProgrammableLogicDevice組合邏輯實(shí)現(xiàn)方法PT-based:

基于乘積項(xiàng)

ProductTerm-basedBuildingBlockLUT-based:

基于查找表

Look-upTable-basedBuildingBlock基于乘積項(xiàng)基于查找表FPGA查找表單元內(nèi)部結(jié)構(gòu)現(xiàn)場(chǎng)可編程性所謂現(xiàn)場(chǎng)可編程性就是指用戶任何時(shí)候都可以通過電路板上的下載電纜或硬件編程器來修改FPGA/CPLD的配置，以達(dá)到修改自己設(shè)計(jì)的目的。

FPGA/CPLD設(shè)計(jì)的一般流程軟件中的功能合并

全定制IC基于單元的IC基于門陣列的IC高密度的PLD速度集成密度大批量的費(fèi)用小批量的費(fèi)用

投放市場(chǎng)時(shí)間

降低風(fēng)險(xiǎn)

未來的修改

開發(fā)工具教學(xué)目標(biāo)

幾種集成芯片的性能比較

：性能好：性能很好目前比較典型的器件有：Xilinx公司的FPGA/CPLD系列器件Altera公司的FPGA/CPLD系列器件TI公司的TPC系列Lattice公司的ispLSI系列

3.1.2PLD廠商及其產(chǎn)品3.1.2PLD廠商及其產(chǎn)品Xilinx公司創(chuàng)新概念起始于1984年，目標(biāo)是要將LSI/VLSI門陣列技術(shù)的高邏輯密度和通用性與用戶現(xiàn)場(chǎng)可編程部件的設(shè)計(jì)靈活、上市速度快及成品的有效性結(jié)合起來。1985年，Xilinx公司推出了世界上第一個(gè)FPGA器件。產(chǎn)品發(fā)展:XC3000,XC4000,XC5200,Virtex系列,Spartan系列等，目前主流產(chǎn)品

Spartan6系列、Artix7系列、Zynq-7000等Altera公司主要產(chǎn)品:MAX系列,FLEX系列,APEX系列,Stratix系列和Cyclone系列。MAX系列產(chǎn)品為CPLD結(jié)構(gòu)，編程信息以EEPROM方式保存。FLEX系列、Cyclone系列產(chǎn)品為FPGA，通過內(nèi)部存儲(chǔ)器單元陣列存儲(chǔ)編程信息。Altera公司主要軟件開發(fā)工具：MAX+PLUSⅡQuartus（QuartusPrime）SOPCBuilderDSPBuilder3.1.3FPGA和CPLD之間的差別

FPGACPLDFPGA與CPLD的不同點(diǎn)邏輯單元的粒度不一樣，設(shè)計(jì)靈活性不同；FPGA芯片的邏輯門密度比CPLD芯片高；內(nèi)部連線結(jié)構(gòu)不同；時(shí)序延遲的特性不同；CPLD更適合于完成各類算法和組合邏輯，而FPGA更適合于完成時(shí)序較多的邏輯電路。

3.1.4FPGA/CPLD的優(yōu)點(diǎn)FPGA/CPLD芯片的集成度越來越大；研制開發(fā)費(fèi)用相對(duì)較低；可以反復(fù)編程、擦除和使用；設(shè)計(jì)周期短；3.2XilinxFPGA

結(jié)構(gòu)簡(jiǎn)介以Xilinx公司的XC3000系列產(chǎn)品為例XC3000FPGA結(jié)構(gòu)圖XC3000的結(jié)構(gòu)主要包括四個(gè)部分:

可編程邏輯塊CLB（ConfigurableLogicBlock）可編程輸入輸出模塊IOB（Input/OutputBlock）可編程內(nèi)部連線PI（ProgrammableInterconnect）可配置存儲(chǔ)器（SRAM陣列）

兩個(gè)創(chuàng)新概念：

一、具有邏輯單元陣列結(jié)構(gòu)LCA（LogicCellArray），因此具有門陣列及可編程的雙重特性；二、邏輯功能的實(shí)現(xiàn)是通過對(duì)可配置存儲(chǔ)器的配置來完成的?？删幊踢壿媺KCLB

CLB組合邏輯的三種結(jié)合方式

可編程輸入輸出模塊IOB

可編程內(nèi)部連線PI

3.3Altera

產(chǎn)品結(jié)構(gòu)簡(jiǎn)介以Altera公司的FLEX10K系列產(chǎn)品為例FLEX10K結(jié)構(gòu)圖FLEX10K系列器件主要由四部分組成

嵌入式陣列：由嵌入式陣列塊（EAB:EmbeddedArrayBlock）構(gòu)成

邏輯陣列：由一系列的邏輯陣列塊（LAB）構(gòu)成的

快速通道（FastTrack