第七章-半導體存儲器

數(shù)字電子技術(shù)基礎第七章半導體存儲器7.1只讀存儲器7.2隨機存取存儲器7半導體存儲器教學基本要求：掌握半導體存儲器字、位、存儲容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型應用。了解存儲器的存儲單元的組成及工作原理。概述半導體存貯器能存放大量二值信息的半導體器件。存儲器的主要性能指標取快速度——存儲時間短存儲數(shù)據(jù)量大——存儲容量大7.1只讀存儲器7.1.1ROM的基本結(jié)構(gòu)7.1.2二維譯碼與存儲陣列7.1.3可編程ROM7.1.4ROM的讀操作實例7.1.5ROM的應用舉例存儲器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(隨機存取存儲器):在運行狀態(tài)可以隨時進行讀或?qū)懖僮鳌４鎯Φ臄?shù)據(jù)必須有電源供應才能保存,一旦掉電,數(shù)據(jù)全部丟失。ROM(只讀存儲器)：在正常工作狀態(tài)只能讀出信息。斷電后信息不會丟失，常用于存放固定信息（如程序、常數(shù)等）。固定ROM可編程ROMPROMEPROME2PROMSRAM(StaticRAM)：靜態(tài)RAMDRAM(DynamicRAM)：動態(tài)RAM7.1只讀存儲器幾個基本概念7.1只讀存儲器字數(shù)：字的總量。字：計算機中作為一個整體被存取傳送處理的一組數(shù)據(jù)。字數(shù)=2n（n為地址線的總數(shù)）字長：一個字所含的位數(shù)稱為字長。幾個基本概念存儲容量（M)：存儲單元的數(shù)目。存儲容量（M)＝字數(shù)×位數(shù)地址：每個字的編號。7.1只讀存儲器只讀存儲器，工作時內(nèi)容只能讀出，不能隨時寫入，所以稱為只讀存儲器。(Read-OnlyMemory)ROM的分類按寫入情況劃分

固定ROM可編程ROMPROMEPROME2PROM按存貯單元中器件劃分

二極管ROM三極管ROMMOS管ROM7.1.1ROM的基本結(jié)構(gòu)存儲矩陣

地址譯碼器地址輸入數(shù)據(jù)輸出控制信號輸入輸出控制電路地址譯碼器存儲矩陣輸出控制電路

ROM主要由地址譯碼器、存儲矩陣和輸出控制電路三部分組成。ROM是一種永久性數(shù)據(jù)存儲器，其中的數(shù)據(jù)一般由專用的裝置寫入，數(shù)據(jù)一旦寫入，不能隨意改寫，在切斷電源之后，數(shù)據(jù)也不會消失。7.1.1ROM的基本結(jié)構(gòu)ROM（二極管PROM）結(jié)構(gòu)示意圖存儲矩陣位線字線輸出控制電路M=44地址譯碼器7.1.1ROM的基本結(jié)構(gòu)當OE=1時輸出為高阻狀態(tài)000101111101111010001101地址A1A0D3D2D1D0內(nèi)容當OE=0時字線與位線的交點都是一個存儲單元。交點處有二極管相當存1，無二極管相當存07.1.1ROM的基本結(jié)構(gòu)字線存儲矩陣位線字線與位線的交點都是一個存儲單元。交點處有MOS管相當存0，無MOS管相當存1。7.1.2二維譯碼與存儲陣列該存儲器的容量=?7.1.3可編程ROM（256X1位EPROM）256個存儲單元排成1616的矩陣行譯碼器從16行中選出要讀的一行列譯碼器再從選中的一行存儲單元中選出要讀的一列的一個存儲單元。如選中的存儲單元的MOS管的浮柵注入了電荷，該管截止，讀得1；相反讀得07.1.4ROM讀操作實例1.PROM芯片AT27C010簡介128K8位ROM

工作模式A16~A0VPPD7~D0讀00XAiX數(shù)據(jù)輸出輸出無效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗001AiVPP數(shù)據(jù)輸出工作模式7.1.4ROM讀操作實例2.讀操作與定時圖（2）加入有效的片選信號（3）使輸出使能信號有效，經(jīng)過一定延時后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號或輸出使能信號無效，經(jīng)過一定延時后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲器的地址輸入端；7.1.4ROM讀操作實例（1）用于存儲固定的專用程序（2）利用ROM可實現(xiàn)查表或碼制變換等功能

查表功能－－查某個角度的三角函數(shù)把變量值（角度）作為地址碼，其對應的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱為“造表”。使用時，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱為“查表”。碼制變換－－把欲變換的編碼作為地址，把最終的目的編碼作為相應存儲單元中的內(nèi)容即可。7.1.5ROM應用舉例CI3I2I1I0二進制碼O3O2O1O0格雷碼CI3I2I1I0格雷碼O3O2O1O0二進制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM實現(xiàn)二進制碼與格雷碼相互轉(zhuǎn)換的電路C(A4)I3I2I1I0(A3A2A1A0)二進制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3I2I1I0(A3A2A1A0)格雷碼O3O2O1O0(D3D2D1D0)二進制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0用ROM實現(xiàn)二進制碼與格雷碼相互轉(zhuǎn)換的電路

7.1.5ROM應用舉例（3）ROM在波形發(fā)生器中的應用A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963ROMD/A計數(shù)器CP計數(shù)脈沖送示波器34o7.1.5ROM應用舉例A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963t0

o7.1.5ROM應用舉例7.2.1靜態(tài)隨機存取存儲器(SRAM)7.2.2同步靜態(tài)隨機存取存儲器（SSRAM）7.2.5RAM應用舉例7.2.3動態(tài)隨機存取存儲器(DRAM)7.2.4存儲器容量的擴展7.2隨機存取存儲器（RAM）7.2.1靜態(tài)隨機存取存儲器(SRAM)1.SRAM的基本結(jié)構(gòu)及輸出CE

OE

WE

=1XX高阻CE

OE

WE

=00X輸入CE

OE

WE

=010輸出CE

OE

WE

=011高阻SRAM的工作模式

工作模式

CE

WE

OE

I/O0~I/Om-1

保持(微功耗)

1

X

X

高阻

讀

0

1

0

數(shù)據(jù)輸出

寫

0

0

X

數(shù)據(jù)輸入

輸出無效

0

1

1

高阻

7.2.1靜態(tài)隨機存取存儲器(SRAM)2.SRAM存儲單元

靜態(tài)SRAM(StaticRAM)雙穩(wěn)態(tài)存儲單元電路列存儲單元公用的門控制管，與讀寫控制電路相接Yi＝1時導通本單元門控制管:控制觸發(fā)器與位線的接通。Xi=1時導通來自列地址譯碼器的輸出來自行地址譯碼器的輸出2.SRAM存儲單元

靜態(tài)SRAM(StaticRAM)T5、T6導通T7

、T8均導通Xi=1Yj=1觸發(fā)器的輸出與數(shù)據(jù)線接通，該單元通過數(shù)據(jù)線讀取數(shù)據(jù)。觸發(fā)器與位線接通（a）地址控制的讀操作（b）片選控制的讀操作

3.SRAM的讀操作及定時圖7.2.1靜態(tài)隨機存取存儲器(SRAM)3.SRAM的寫操作及定時圖7.2.2同步靜態(tài)隨機存取存儲器（SSRAM）SSRAM是一種高速RAM。與SRAM不同,SSRAM的讀寫操作是在時鐘脈沖節(jié)拍控制下完成的。寄存地址線上的地址寄存要寫入的數(shù)據(jù)ADV=0:普通模式讀寫ADV=1:叢發(fā)模式讀寫=0:寫操作=1:讀操作

寄存各種使能控制信號，生成最終的內(nèi)部讀寫控制信號；2位二進制計數(shù)器,處理A1A07.2.2同步靜態(tài)隨機存取存儲器（SSRAM）ADV=0:普通模式讀寫=0:寫操作WE=1:讀操作WE普通模式讀寫:地址直接送到地址譯碼器，不受叢發(fā)控制邏輯電路影響，按外部給定地址進行讀(寫)操作。

ADV=1:叢發(fā)模式讀寫叢發(fā)模式讀寫：地址寄存器不接受外部新地址，在原有的地址上，由叢發(fā)計數(shù)器加1產(chǎn)生新地址。因此，可產(chǎn)生4個不同的地址。若超過4個CP后，ADV仍為1，則叢發(fā)計數(shù)器循環(huán)計數(shù)。地址總線讓出。7.2.2同步靜態(tài)隨機存取存儲器（SSRAM）在由SSRAM構(gòu)成的計算機系統(tǒng)中，由于在時鐘有效沿到來時，地址、數(shù)據(jù)、控制等信號被鎖存到SSRAM內(nèi)部的寄存器中，因此讀寫過程的延時等待均在時鐘作用下，由SSRAM內(nèi)部控制完成。此時，系統(tǒng)中的微處理器在讀寫SSRAM的同時，可以處理其他任務，從而提高了整個系統(tǒng)的工作速度。SSRAM的特點：7.2.2同步靜態(tài)隨機存取存儲器（SSRAM）

1、DRAM存儲單元

T

存儲單元寫操作:X=1=0T導通，電容器C與位線B連通輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線寫入存儲單元如果DI為1，則向電容器充電，C存1;反之電容器放電,C存0。

-

刷新R行選線X讀/寫輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B7.2.3動態(tài)隨機存取存儲器(DRAM)讀操作:X=1=1T導通，電容器C與位線B連通輸出緩沖器/靈敏放大器被選通，C中存儲的數(shù)據(jù)通過位線和緩沖器輸出

T

/

刷新R行選線X輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B每次讀出后，必須及時對讀出單元刷新，即此時刷新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對電容器C進行刷新。7.2.4存儲器容量的擴展

位擴展可以利用芯片的并聯(lián)方式實現(xiàn)?！ぁぁE┇A11A0···WED0D1

D2

D3WECEA0A114K×4位I/O0I/O1I/O2I/O3D12D13D14D15CEA0A114K×4位I/O0I/O1I/O2I/O3WE1.字長（位數(shù)）的擴展---用4KX4位的芯片組成4KX16位的存儲系統(tǒng)。7.2.4RAM存儲容量的擴展2.字數(shù)的擴展—用8K8位的芯片組成32K

8位的存儲系統(tǒng)。RAM1D0D7A0A12CE1芯片數(shù)=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1系統(tǒng)地址線數(shù)=15系統(tǒng):A0~A14

A13~A14?2000H2001H2002H┇3FFFH4000H400H4002H┇5FFFH6000H6001H6002H┇7FFFH0000H0001H0002H┇1FFFH芯片:A0~A12

32K×8位存儲器系統(tǒng)的地址分配表各RAM芯片譯碼器有效輸出端擴展的地址輸入端A14A138K×8位RAM芯片地址輸入端

A12A11A10A9A8A7A6A5A4A3A2A1A0對應的十六進制地址碼

Ⅰ

00

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

10000H0001H0002H┇1FFFH

Ⅱ

01

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

12000H2001H2002H┇3FFFH

Ⅲ

10

00000

0

0

0

0

0

0

0

000000

0

0

0

0

0

0

0

100000

0

0

0

0

0

0

1

0┇11111

1

1

1

1

1

1

1

14000H400H4002H┇5FFFH

Ⅳ

Y0

Y1

Y2

Y3

11

000