RF講座三PLL頻率合成技術

專題三：PLL頻率合成技術一、頻率合成技術概述二、PLL基本原理三、PLL頻率合成器一、頻率合成技術概述1.1頻率合成器的作用1.2頻率合成器的分類1.3頻率合成器的主要技術指標1.1頻率合成器的作用為實現(xiàn)高質(zhì)量的無線通信，抗干擾，近代通信系統(tǒng)往往要求通信機具有大量的、可供用戶選擇的、能迅速更換的頻率穩(wěn)定度和精度很高的載波信號頻率。晶體振蕩器雖然頻率穩(wěn)定度和精度很高，但其頻率值只能在很小范圍內(nèi)微調(diào)。

頻率合成器作用：利用一個或多個基準頻率，產(chǎn)生一系列等間隔的離散頻率。這些頻率的頻率穩(wěn)定度和精度均和基準頻率的相同，且頻率轉換的時間很短。1.2頻率合成器的分類利用倍頻、分頻、混頻等方法直接產(chǎn)生。信號質(zhì)量較差。直接頻率合成器間接頻率合成器（即鎖相頻率合成器）直接數(shù)字頻率合成器DDS利用鎖相技術實現(xiàn)。結構簡單、輸出頻率成分頻譜純度高，控制方便等優(yōu)點?；谌珨?shù)字技術。輸出頻率可高達幾百MHz。它由參考時鐘、相位累加器、只讀存儲、DAC和濾波器等組成。1.3頻率合成器的主要技術指標1.頻率范圍2.頻率間隔fo（又稱分辨率）相鄰頻率之間的最小間隔輸出最低頻率fomin和最高頻率fomax之間的變化范圍。如VHF波段的調(diào)頻通信機頻率間隔為25kHz/12.5kHz/5kHz。目前PLL頻率合成器可做到100kHz/10Hz/1Hz，而DDS合成器可做到1Hz以下實際中每個分波段由一個VCO來滿足分波段頻率范圍頻率穩(wěn)定度指：在規(guī)定的觀測時間內(nèi)，合成器輸出頻率偏離標稱值的程度。一般用偏離值與輸出頻率的相對值來表示。頻率準確度指：實際工作頻率與標稱頻率值之差，又稱頻率誤差。3.頻率轉換時間ts從一個工作頻率轉換到另一個工作頻率，并達到穩(wěn)定工作所需要的時間。它包含電路延遲時間和PLL捕捉時間。4.頻率穩(wěn)定度和準確度換頻時間ts對不同的合成方式是完全不同的：模擬直接合成法：ms級以下甚至到s級；DDS：納秒級（1ns=10-9s）PLL頻率合成：頻率合成器中輸出頻率的穩(wěn)定度主要取決于參考頻率的穩(wěn)定度。5.頻譜純度指輸出信號接近正弦波的程度。用有用信號電平與各寄生頻率分量總電平之比的分貝值表示。多數(shù)來源于混頻器。對稱分布于有用信號兩側由放大器的非線性特性產(chǎn)生PLL中主要來自VCO；DDS中來自內(nèi)部器件的非相干噪聲。二、PLL基本原理2.1鎖相環(huán)路基本組成2.2鎖相環(huán)路的基本工作原理2.3鎖相環(huán)路的捕捉與跟蹤2.4鑒相器（PD）2.5壓控振蕩器（VCO）2.6環(huán)路濾波器（LF）2.7PLL特性和應用2.1鎖相環(huán)路基本組成鑒相器（PD）：用以比較ui、uo相位，輸出反映相位誤差的電壓uD(t)環(huán)路濾波器（LF）：用以濾除誤差信號中的高頻分量和噪聲，提高系統(tǒng)穩(wěn)定性。壓控振蕩器（VCO）：在uC(t)控制下輸出相應頻率fo2.2鎖相環(huán)路的基本工作原理若wi≠wo，則ui(t)和uo(t)之間產(chǎn)生相位變化→uD(t)與瞬時誤差相位成正比→uc(t)濾除了高頻分量和噪聲→wo，去接近wi最終使wi=wo，相位誤差為常數(shù)，環(huán)路鎖定，這時的相位誤差稱為剩余相位誤差或穩(wěn)態(tài)相位誤差。2.3鎖相環(huán)路的捕捉與跟蹤捕捉過程：由失鎖進入鎖定的過程（失鎖鎖定）

環(huán)路捕捉帶：能夠由失鎖進入鎖定的最大輸入固有頻差，常用p表示跟蹤過程：若環(huán)路初始狀態(tài)是鎖定的，因某種原因使頻率發(fā)生變化，環(huán)路通過自身的調(diào)節(jié)來維持鎖定的過程。由失鎖進入鎖定的過程（鎖定維持鎖定)跟蹤帶（同步帶）：能夠保持跟蹤的輸入信號頻率與壓控振蕩器頻率最大頻差范圍，常用H表示當wi從低頻至高頻緩慢變化時未加控制電壓(即uD(t)=0)時的VCO振蕩頻率uD(t)Owo0wawi失鎖鎖定wb失鎖當wi從高頻至低頻緩慢變化時wc鎖定wd捕捉帶同步帶wPwH通常捕捉帶小于同步帶捕捉帶與同步帶在鎖定（同步）狀態(tài)下，始終有ωo=ωi。這時如果用示波器觀察ui與uo，兩個波形都是清晰穩(wěn)定的。uiuo2.4鑒相器（PD）模擬鑒相器（乘積型鑒相器和疊加型鑒相器）鑒相靈敏度，單位為V/radCD4046為例來說明其原理為數(shù)字PLL。內(nèi)有兩個PD、VCO、緩沖放大器、輸入信號放大與整形電路、內(nèi)部穩(wěn)壓器等。具有電源電壓范圍寬（5~15V）、功耗低、輸入阻抗高等優(yōu)點。工作頻率0~1MHz內(nèi)部VCO產(chǎn)生50%占空比的方波。輸出電平可與TTL電平或CMOS電平兼容。具有相位鎖定狀態(tài)指示數(shù)字鑒相器CD4046內(nèi)部結構與外引腳排列信號輸入端：允許輸入0.1V左右的小信號或方波，經(jīng)A1放大和整形，提供滿足PD要求的方波。PDⅠ由異或門構成，具有三角形鑒相特性。它要求兩個輸入信號均為50%占空比的方波。確定低通型比例積分濾波器的截止頻率確定VCO頻率范圍。R1控制最高頻率，R2控制最低頻率。R2=∞時，頻率為零。無輸入信號時，PDⅡ將VCO調(diào)整到最低頻率。異或門鑒相器（PDⅠ）refoutPDoutPD的直流輸出與相位差e成正比PD的輸出與輸入信號的占空比有關pφeVp/2經(jīng)積分器之后的平均輸出PDⅡ為帶充電泵的鑒頻鑒相器，輸入信號只在上升沿起作用，故該PD能處理非常窄的脈沖。邊沿觸發(fā)鑒相器（PDⅡ）充電泵PLL充電泵的作用就是將數(shù)字比相器輸出的邏輯組態(tài)轉變?yōu)槟M量，從而對積分電路進行充放電，獲得VCO控制電壓fr>fp時，Pch導通，PDout為高電平（LF充電，且持續(xù)高電平）fr<fp時，Nch導通，PDout為低電平（LF放電，且持續(xù)低電平）fr=fp時：ur相位超前up，PDout為高電平（LF充電）ur相位滯后up，PDout為低電平（LF放電）ur相位相同up，PDout為高阻（環(huán)路與恒流源分離，保持沖點電壓）PDⅡ稱為鑒頻鑒相器，因為：ouD(t)鑒相區(qū)鑒頻區(qū)鑒頻區(qū)Udm–Udmfr<fpfr>fpfr=fp輸出與uD(t)無關鑒相特性e(t)2–2可見兩個PD原理不一樣。通常輸入信噪比以及固有頻差較小時采用PD，而輸入信噪比較高或固有頻差較大時，采用PDⅡ

(鑒頻器門限較高)當環(huán)路存在頻差時，VCO控制電壓迅速地向最大或最小值跳變，從而控制VCO的頻率迅速地向最小頻差方向變化。故電路起到了鑒頻的作用。這樣可使：

PLL有較快的鎖定時間避免被鎖定于諧波之上

2.5壓控振蕩器（VCO）電壓—頻率轉換器件類型分立器件：變?nèi)荻O管三點式LC振蕩器、VCXO集成電路：NE566/NE8038/XR-2206/MC5658/MC1648PLL中自帶：

NE565/NE562/NE564/CD4046VCO的控制特性Ao為控制靈敏度或稱增益系數(shù)，單位是rad/s·VTK2107TK7108KENWOODTK2107VCO電路KENWOODTK7108VCO電路由MC1648構成的VCO：信號鎖定+FM設計VCO時應考慮的參數(shù)頻率偏移量：有足夠的頻率偏移量，至少與PLL的調(diào)控范圍相等頻率穩(wěn)定性：應有較好的短程穩(wěn)定性，以減小相位噪聲，可采用高Q值的諧振回路；若不考慮頻率偏移量，可采用VCXO壓控靈敏度：壓控靈敏度應足夠高反應速度：反應速度要快頻率—電壓特性：必須為線性關系信號頻譜純度：應為正弦波采用屏蔽措施過濾誤差信號中的高頻分量抑制噪聲的干擾影響環(huán)路的穩(wěn)定性以及鎖定頻率的快慢與范圍LF越大切換速度越快，在環(huán)路頻帶內(nèi)，相位噪聲變??；LF太低，則不能跟蹤VCO的漂移，環(huán)路就不穩(wěn)定；若減小LF，則基準信號泄漏就少環(huán)路衰減系數(shù)太小，環(huán)路有可能會振蕩2.6環(huán)路濾波器作用：RC低通網(wǎng)絡(a)RC積分濾波器(b)比例積分濾波器(c)有源比例積分濾波器三種常用的環(huán)路濾波器相位滯后網(wǎng)絡，少用

相位滯后—超前網(wǎng)絡，與充電泵電路配合使用，常用

相位滯后—超前網(wǎng)絡，有放大作用，但會引入噪聲（應選擇低噪聲運放），適合于高控制電壓的寬帶VCO，常用A當鑒相器為雙端輸出R、v時，采用差動輸入的有源比例積分濾波器為了抑制更多的高頻分量，可采用較高階次的濾波網(wǎng)絡采用高質(zhì)量的電容，減小基準信號的泄漏為了減小噪聲，應采用低噪聲運放低通截止頻率決定于參考頻率的高低，通常取在1~20kHz，不能太低，否則鎖定時間會變長！加強電源濾波適當采用0歐姆電阻，抑制噪聲可采取輔助捕獲措施，如變帶寬，擴大捕獲帶設計環(huán)路濾波器應注意的問題FujitsuPLLLoopFilterCalculations

請參考：SuperPLLApplicationGuide

為了加速鎖定，采用非線性濾波，實現(xiàn)變帶寬。失鎖時，D1和D2分別導通，R1被短路，帶寬加大，捕獲帶等于同步帶。鎖定時D1、D2截止，環(huán)路帶寬恢復到原來的值。濾波獨石電容，性能穩(wěn)定，高頻性能好，濾波KENWOODTK7108

充電泵及環(huán)路濾波器電路頻率間隔可達5kHzKENWOODTK2107環(huán)路濾波器電路環(huán)路濾波器也可以用廠家免費提供的軟件工具進行簡單設計，如：EASYPLL：

/appinfo/wireless環(huán)路鎖定時，VCO輸出頻率能在一定范圍內(nèi)跟蹤輸入信號頻率的變化可以實現(xiàn)高頻窄帶帶通濾波2.7PLL的基本特性和應用特性環(huán)路鎖定時，鑒相器的兩個輸入信號頻率相等頻率跟蹤特性窄帶濾波特性PLL的應用跟蹤濾波器、鎖相接收機（當接收信號頻率漂移較嚴重時）調(diào)制器與解調(diào)器載波同步頻率合成三、PLL頻率合成器3.1簡單鎖相頻率合成器3.2吞脈沖鎖相頻率合成器3.3MB1504應用舉例3.4如何調(diào)試PLL頻率合成器3.5RFLayoutforGoodResults3.6MeasurementHints

3.1簡單鎖相頻率合成器晶體振蕩器參考分頻器÷RPDLFVCO分頻器

÷Nfsfs/Rfrfofo/N環(huán)路鎖定時fr=fs/R=fo/N故得fo=Nfs/R=

Nfr改變N可得不同輸出頻率。頻率分辨率為frCD4046組成的頻率合成器實例參考分頻器由12級二進制計數(shù)器構成。

取分頻比R=28=256，則得頻率間隔為：

fr=1024k/256=4kHzN分頻器采用可編程分頻器CC40103構成。圖中N=29CD4046組成的頻率合成器實例單環(huán)鎖相頻率合成器存在的問題1.頻率間隔不能很小fr小時，環(huán)路濾波器的帶寬也要?。◣捫栊∮趂r，以濾除PD輸出信號中的參考頻率及其諧波分量），這使頻率轉換時的環(huán)路捕捉時間或跟蹤時間加長，即減小頻率間隔與減小頻率轉換時間是矛盾的。另外，fr小不利于抑制由VCO引入的噪聲。2.鎖相環(huán)路內(nèi)接入分頻器后，環(huán)路增益下降為原來1/N。對

于輸出頻率高、頻率覆蓋范圍寬的合成器，當要求頻率

間隔很小時，N的變化范圍將很大，這將使環(huán)路增益

也大幅度變化，從而影響環(huán)路的動態(tài)性能。3.輸出頻率受到可編程分頻器（頻率在幾十MHz）的限制，比較低。2.減小頻率間隔而不降低fr改進思路3.由于固定分頻器速度遠比程序分頻器的高，故采用由固

定分頻器與程序分頻器組成的吞脈沖可變分頻器，可既獲得小的頻率間隔，又顯著提高輸出頻率。采用多環(huán)式鎖相頻率合成器構成吞脈沖鎖相頻率合成器1.采用高速前置分頻器，如MC12022/MC12032/uPB571等規(guī)定主計數(shù)器的模N>輔助計數(shù)器的模A吞脈沖計數(shù)器程序計數(shù)器3.2吞脈沖鎖相頻率合成器吞脈沖可變分頻器組成兩種計數(shù)模式的固定分頻器：控制電平為H時，分頻比為（P+1）；控制電平為L時，分頻比為P。工作過程：主計數(shù)器也繼續(xù)計數(shù)，直至計滿N個脈沖后，使模式控制電路輸出恢復為高電平、雙模分頻器分頻比恢復為（P＋1），電路進入下一個計數(shù)周期。吞脈沖計數(shù)器程序計數(shù)器計數(shù)開始時，設模式控制電路輸出為高電平1，則雙模分頻器和主、輔計數(shù)器在輸入脈沖作用下同時計數(shù)，當輔助計數(shù)器計滿A個脈沖時，使模式控制電路輸出低電平0，使輔助計數(shù)器停止計數(shù)，同時使雙模分頻器分頻比變?yōu)镻，繼續(xù)工作，分頻器比：吞脈沖計數(shù)器程序計數(shù)器在一個計數(shù)周期內(nèi)，總脈沖計數(shù)量為n=(P+1)A+P(N-A)=PN+A吞脈沖可變分頻器的分頻比為：

f0’/f0=1/(PN+A)N、A均為整數(shù)0、1、2……且N>Af0=(PN+A)fr

吞脈沖可變分頻器吞脈沖鎖相頻率合成器組成框圖：最高工作頻率520MHz片內(nèi)集成預置分頻器輸入信號的幅度不低于200mVP-P，典型值為400mVP-P工作電壓為2.7~5.5V串行輸入的18位可編程分頻器一個7位吞脈沖計數(shù)器（A）一個11位可編程計數(shù)器（N）串行輸入的15位可編程參考分頻器一個14位可編程參考計數(shù)器（R）一位預置分頻比選擇器（P）兩種相位檢測輸出片上雙極性充電泵外加充電泵輸出

3.3吞脈沖鎖相頻率合成器應用舉例（MB1504）15位可編程參考分頻器高電平或開路時數(shù)據(jù)鎖存允許預分頻器分頻值1：32；0：6418位吞脈沖可編程分頻器上升沿有效充電泵電源輸入充電泵輸出PD輸出鎖定：高阻失鎖：低電平預分頻(VCO)信號輸入外部充電泵輸出可編程分頻器輸出，PD輸入監(jiān)視端可編程參考分頻器輸出，PD輸入監(jiān)視端數(shù)據(jù)鎖存允許串行數(shù)據(jù)輸入時鐘輸入，上升沿有效控制特性反相端，0時充電泵和PD輸出特性反相管腳定義

串行數(shù)據(jù)輸入使用Data/Clock/LE端Clock上升沿觸發(fā)LE為數(shù)據(jù)鎖存使能，高電平或開路為有效PROGRAMMABLEREFERENCEDIVIDERTheprogrammablereferencedividerconsistsofa16-bitshiftregister,15-bitlatchand14-bitreferencecounter.Serial16-bitdataformatisshownbelow.1：預分頻比320：預分頻比64控制位，HPROGRAMMABLEDIVIDER

a19-bitshiftregister,18-bitlatch,7-bitswallowcounterand11-bitprogrammablecounter.控制位，LAN鑒相特性FC引腳具有比較器反相特性，其電平?jīng)Q定內(nèi)部充電泵輸出特性Do和相位檢測器的輸出（R、P）特性。FC的狀態(tài)應依VCO特性設置VCO特性如①時，F(xiàn)C置高電平或懸空；VCO特性如②時，F(xiàn)C置低電平MB1504應用電路1（C150對講機采用）MB1504應用電路2（HX260V對講機采用）MB1504應用電路3快速校正電路，可對R8和R3作適當?shù)恼{(diào)整。若斷開，會影響電路的穩(wěn)定性頻率的計算R為參考分頻器分頻比；A為吞脈沖計數(shù)器值，N為程序計數(shù)器值，且N>A；

P為預分頻比對MB1504：例：采用12MHz晶振作為標準頻率

R的范圍為8~16383，取R=1200，fr=10kHz;P=64，N=124，A=0ProgrammingExample:FMBroadcastReceiverLocalOscillatorDesignCriteriaFrequencyRange:87.9MHzto107.9MHzChannelSpacing:200kHzIF:10.7MHzReferenceOscillator:40MHzHighSideInjection請參考：SuperPLLApplicationGuide3.4如何調(diào)試PLL頻率合成器

參考分頻器是否可靠工作；參考振蕩器工作是否正常，頻率和幅度是否正常（可采用TCXO，頻率穩(wěn)定度高，相位噪聲低）參考分頻器輸出信號是否正確（fr腳信號頻率是否與設計一致）VCO工作是否正確壓控特性曲線與PD的極性設定是否相符？（重新設置FC）VCO是否位于正確的頻率上（應使VCO在期望的工作頻率上起振）變?nèi)荻O管的控制偏壓不宜近于0分頻器工作是否正確VCO輸出的幅度是否足以驅動分頻器？（4~5.5v供電：-4~6dBm)是否采用了正確的數(shù)值對分頻器進行編程？（可輸入確定頻率的高頻信號到前置分頻器）環(huán)路濾波器工作是否正確帶寬是否合適，是否存在漏電、有無串音（電路板設計不良引起）PD和充電泵工作是否正確充電泵電流是否合適（不能太低）3.5RFLayoutforGoodResultsRFsignaltracesshouldbekeptshort,andwherepossible,terminatedwith50Carefuldecouplingofthepowersuppliesisalsoimportant.Bothlargevalueandsmall-valuedecouplingcapacitorsshouldbeplacedascloseaspossibletotheICpower-supplypins.Thegroundconnectionshouldbelaidoutasa“groundplane”toavoidgeneratingstrayinductancethatcannegatetheeffectofthecapacitors,orworse,generatearesonantcircuitthatcanleadtoparasiticoscillations.Connectingtothegroundplanefromthebondpincanhave