七 數(shù)字電子技術(shù)-第一章 集成門電路與組合邏輯電路

1.掌握基本門電路的邏輯功能、邏輯符號(hào)、真值表和邏輯表達(dá)式。了解TTL門電路、CMOS門電路的特點(diǎn)。2.會(huì)分析和設(shè)計(jì)簡單的組合邏輯電路。3.理解加法器、編碼器、譯碼器等常用組合邏輯電路的工作原理和功能。4.學(xué)會(huì)數(shù)字集成電路的使用方法。本章要求：第六講數(shù)字電子技術(shù)第一章集成門電路和組合邏輯電路

由電子電路實(shí)現(xiàn)邏輯運(yùn)算時(shí)，它的輸入和輸出信號(hào)都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個(gè)固定的數(shù)值，而是有一定的變化范圍。1.1集成邏輯門電路的基本概念

門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與前面所講過的基本邏輯關(guān)系相對(duì)應(yīng)。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。

電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平1.2TTL集成門電路(三極管—三極管邏輯門電路)

TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點(diǎn)，目前分立元件電路已被集成電路替代。TTL數(shù)字集成電路型號(hào)的命名法示例：（1）(2)(3)(4)(5)

CT74LS00P塑料雙列直插封裝器件系列：低功耗肖特基溫度范圍：0℃~+70℃中國制造的TTL類器件品種：四2輸入與非門SN74S195J黑陶瓷雙列直插封裝器件品種：4位并行移位寄存器器件系列：肖特基溫度范圍：0℃~+70℃美國TEXAS公司（1）(2)(3)(4)(5)第1部分第4部分型號(hào)前綴工作溫度范圍器件系列器件品種封裝形式符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義標(biāo)準(zhǔn)W陶瓷扁平H高速B塑封扁平CT中國制造的TTL類54-55℃~+125℃S肖特基F全密封扁平LS低功耗肖特基D陶瓷雙列直插AS先進(jìn)肖特基P塑料雙列直插SN美國TEXAS公司740℃~+70℃ALS先進(jìn)低功耗肖特基阿拉伯?dāng)?shù)字器件功能J黑陶瓷雙列直插第2部分第3部分第5部分TTL與非門舉例——74LS0074LS00是一種典型的TTL與非門器件，內(nèi)部含有4個(gè)2輸入端與非門，共有14個(gè)引腳。引腳排列圖如圖所示。

其他常用的TTL集成門電路型號(hào)：TTL集成邏輯門的使用要點(diǎn)

(1)電源電壓用

+5V，

74系列應(yīng)滿足5V5%。(2)輸出端的連接

普通TTL門輸出端不允許直接并聯(lián)使用。

輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊(cè)上規(guī)定的最大值。

VOL(max)=+0.4VVOH(min)=2.4VVIL(max)=0.8V

VIH(min)=2V

CMOS器件型號(hào)組成符號(hào)意義CC4025M

溫度范圍：-55℃~+125℃器件品種：3輸入與非門器件系列中國制造CMOS器件示例：(1)(2)(3)(4)第1部分第2部分第3部分第4部分器件前綴器件系列器件品種工作溫度范圍符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義CC中國制造的CMOS類型C0℃~70℃CD美國無線電公司產(chǎn)品E-40℃~85℃TC日本東芝公司產(chǎn)品R-55℃~85℃CE中國制造的ECL類型4045145系列符號(hào)阿拉伯?dāng)?shù)字器件功能M-55℃~125℃1.3CMOS集成門電路以CMOS反相器為例，說明參數(shù)特點(diǎn)。（1）工作電壓：---CMOS工作電源電壓VDD為3V—18V

（2）電壓傳輸特性：0ui

uo

VDD

0.5VDD

特點(diǎn)轉(zhuǎn)折區(qū)變化率很大，VTH=1/2VDD

轉(zhuǎn)折區(qū)具有對(duì)稱性

VDD1

0.5VDD1

（3）輸入、輸出電壓：VOL(max)=+0.05VVOH(min)=VDD-0.05VVIL(max)=0.3VDD

VIH(min)=0.7VDDCMOS集成電路的性能特點(diǎn)（4）輸入噪聲容限：高電平噪聲容限VNH：VNH=VOH(min)–VIH(min)

=0.3VDD

低電平噪聲容限VNL：VNL

=VIL(max)–VOL(max)

=0.3VDD

可通過提高電源電壓來提高抗干擾能力（5）扇出系數(shù)：在一定頻率范圍內(nèi)，幾乎為∞。（6）傳輸延遲時(shí)間tpd：典型值為60nS。

CMOS門的特點(diǎn)電壓工作范圍大

功耗低、集成度高

抗干擾能力強(qiáng)

扇出系數(shù)大

工作頻率較低

1.注意不同系列

CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強(qiáng)。

CMOS集成邏輯門使用要點(diǎn)

2.

閑置輸入端的處理不允許懸空。

可與使用輸入端并聯(lián)使用。但這樣會(huì)增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。1.4組合邏輯電路的分析與設(shè)計(jì)分析過程一般包含以下幾個(gè)步驟：例1：組合電路如圖所示，分析該電路的邏輯功能。1.4.1組合邏輯電路的分析解：（1）由邏輯圖逐級(jí)寫出表達(dá)式（借助中間變量P）。（2）化簡與變換：（3）由表達(dá)式列出真值表。

（4）分析邏輯功能：當(dāng)A、B、C三個(gè)變量不一致時(shí)，輸出為“1”，所以這個(gè)電路稱為“不一致電路”。000001010011100101110111ABC01111110L

真值表

工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問題有以下幾個(gè)方面：①所用的邏輯器件數(shù)目最少，器件的種類最少，且器件之間的連線最少。這樣的電路稱“最小化”電路。②滿足速度要求，應(yīng)使級(jí)數(shù)最少，以減少門電路的延遲。③功耗小，工作穩(wěn)定可靠。

所謂組合邏輯電路設(shè)計(jì)，就是根據(jù)給出的實(shí)際邏輯問題，求出實(shí)現(xiàn)這一邏輯功能的最佳邏輯電路。1.4.2組合邏輯電路的設(shè)計(jì)方法

設(shè)計(jì)過程的基本步驟：例：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。解：（1）列真值表：（3）用卡諾圖化簡。000001010011100101110111ABC00010111

L三人表決電路真值表ABC0000111110

A

B

C11110000得最簡與—或表達(dá)式：（4）畫出邏輯圖。

（5）如果要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非—與非表達(dá)式：

例：設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有I0（火警）、I1（盜警）和I2（日常業(yè)務(wù)）三種輸入信號(hào)，通過排隊(duì)電路分別從L0、L1、L2輸出，在同一時(shí)間只能有一個(gè)信號(hào)通過。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路7400（每片含4個(gè)2輸入端與非門）實(shí)現(xiàn)解：（1）列真值表：（2）由真值表寫出各輸出的邏輯表達(dá)式：輸出輸入0001000100010001××01×001L0L1L2I0I1I2真值表（3）根據(jù)要求，將上式轉(zhuǎn)換為與非表達(dá)式：

（4）畫出邏輯圖：

1.5常用中規(guī)模集成組合邏輯電路一.編碼器的基本概念及工作原理

編碼——將某一特定的邏輯信號(hào)變換為二進(jìn)制代碼。(用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過程，稱為編碼)。(譯碼——將二進(jìn)制代碼轉(zhuǎn)換成特定的邏輯信號(hào))能夠?qū)崿F(xiàn)編碼功能的邏輯部件稱為編碼器。

1.5.1編碼器

對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)如何確定二進(jìn)制嗎位數(shù)N？

N位二進(jìn)制代碼可以表示多少個(gè)信號(hào)？例：對(duì)101鍵盤編碼時(shí)，采用幾位二進(jìn)制代碼？

編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號(hào)，則對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)由2N≥M來確定位數(shù)N。例：對(duì)101鍵盤編碼時(shí)，采用了7位二進(jìn)制代碼ASCⅡ碼。27＝128＞101。分析:4線—2線編碼器工作原理輸入互相排斥，輸入高電平有效。

集成優(yōu)先編碼器舉例——74148（8線-3線）該電路為反碼輸出。EI為使能輸入端(選通輸入端,低電平有效)，EO為使能輸出端（選通輸出端,高電平有效)，GS為優(yōu)先編碼工作標(biāo)志(低電平有效)。

輸入輸出EI

I0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×011111100111111111111111100000100101010010110110001101011100111101（1）、當(dāng)使能輸入EI=1時(shí)，禁止編碼。輸出(反碼)：A2,A1,A0為全1。（2）、當(dāng)使能輸入EI=0時(shí)，允許編碼，在I0～I(xiàn)7輸入中，輸入I7

優(yōu)先級(jí)最高，其余依次為：I6,I5,I4,I3,I2,I0，等級(jí)排列。（3）、EO為使能輸出端，它只在允許編碼(EI=0)，而本片又沒有編碼輸入時(shí)（輸入全為1），輸出EO為0。如表第二行所示)。（4）、GS為優(yōu)先編碼器工作標(biāo)志輸出端，它在允許編碼(EI=0)，

且有編碼輸入信號(hào)時(shí)為0；若允許編碼而無編碼輸入信號(hào)時(shí)為1；在不允許編碼(EI=1)時(shí)，它也為1。

GS=0表示“電路工作，而且有編碼輸入；

GS=1表示“電路不工作。1.5.2、譯碼器（Decoder）

譯碼是編碼的逆過程，即將具有特定含義的一組代碼“翻譯”出它的原意的過程叫譯碼。實(shí)現(xiàn)譯碼功能的邏輯電路稱為譯碼器。數(shù)字電路中，常用的譯碼器有二進(jìn)制譯碼器、二－十進(jìn)制譯碼器和顯示譯碼器。1.二進(jìn)制譯碼器

設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)有效（為1或?yàn)?），其余全無效（為0或?yàn)?）。2線－4線譯碼器：輸入輸出ABY0Y1Y2Y30010000101001000101100012線－4線譯碼器真值表邏輯函數(shù)：2線－4線譯碼器電路集成譯碼器74138二進(jìn)制譯碼器74138——3線—8線譯碼器輸入輸出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110輸入輸出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110當(dāng)G1=0,G2A+G2B=1時(shí)，譯碼器不工作，輸出全為高電平;當(dāng)G1=1,G2A+G2B=0時(shí)，譯碼器工作，輸出低電平有效，此時(shí)，輸出Y0~Y7由輸入代碼決定，邏輯函數(shù)是：74138引腳圖74138功能示意圖

二進(jìn)制譯碼器的應(yīng)用很廣，典型的應(yīng)用有以下幾種：①實(shí)現(xiàn)存儲(chǔ)系統(tǒng)的地址譯碼；②實(shí)現(xiàn)邏輯函數(shù)；③帶使能端的譯碼器可用作數(shù)據(jù)分配器。下面討論用譯碼器實(shí)現(xiàn)邏輯函數(shù)的方法。一般步驟：①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)之和），并變換為與非-與非形式。②畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。例：試?yán)?線－8線譯碼器74LS138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：

解：①最小項(xiàng)之和形式②化為與非－與非式③畫邏輯電路G1G2AG2B例已知某組合邏輯電路的真值表，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非—與非形式:輸出輸入001100101010101010011100000001010011100101110111L

FGA

BC真值表

用一片74138加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路?？梢姡米g碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。

與非—與非形式:將BCD碼的十組代碼譯成0~9十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱4線–10線譯碼器。8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。10個(gè)譯碼輸出端，低電平0有效。4線-10線譯碼器CT74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A32.8421BCD（二—十進(jìn)制）譯碼器7442(部分譯碼器)

111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出輸入十進(jìn)制數(shù)4線-10線譯碼器74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼0174LS42有拒偽碼功能。74LS42邏輯函數(shù)式4線-10線譯碼器7442引腳圖3.顯示譯碼器

驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)等翻譯成人們習(xí)慣的形式，并直觀地顯示出來的電路，稱為顯示譯碼器。①七段顯示器件發(fā)光二極管：管壓降1.5V—3V顯示的數(shù)字形式發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。

LED顯示器有兩種結(jié)構(gòu)：

共陽極：

共陰極：共陽極abcdefgR+5VYaA3A2A1A0+VCC+VCC顯示譯碼器共陽YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低電平驅(qū)動(dòng)011100011111000000000010010000100aebcfgd共陰極abcdefgR+5VYaA3A2A1A0+VCC顯示譯碼器共陰YbYcYdYeYfYg—高電平驅(qū)動(dòng)00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd②BCD－七段顯示譯碼器驅(qū)動(dòng)共陰極顯示器驅(qū)動(dòng)共陽極顯示器輸出狀態(tài)為：

高電平或低電平輸出狀態(tài)為：

低電平或高阻態(tài)亮滅亮滅1111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101000011110000000000000000000001111111abcdefg輸出1111111111111111001BI/RBO輸入/輸出0123456789101112131415滅燈滅零試燈功能（輸入）111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×××100×LTRBI顯示字形輸入0000000100100011010001010110011110001001101010111100110111101111××××0000××××A3A2A1A0

七段顯示譯碼器7448的功能表②滅零輸入端RBI：低電平有效。當(dāng)LT=1，RBI=0時(shí)，且譯碼輸入為0的二進(jìn)制碼0000時(shí)，該位輸出不顯示，即0字被熄滅。當(dāng)譯碼輸入不為0時(shí)，該位正常顯示。用于消隱無效的0。③滅燈輸入、滅零輸出端BI/RBO。此端可以作輸入端，也可以作輸出端。作輸入端使用時(shí)，如果BI=0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。作輸出端使用時(shí)，受控于RBI和LT。當(dāng)RBI=0，LT=1，且輸入為0的二進(jìn)制碼0000時(shí)，即實(shí)現(xiàn)“滅零”時(shí)，RBO輸出低電平，即RBO=0，用以指示該片正處于滅零狀態(tài)。

滅零輸入端RBI和滅零輸出端RBO配合使用，實(shí)現(xiàn)多位十進(jìn)制數(shù)碼顯示系統(tǒng)的整數(shù)前和小數(shù)后的滅零控制。如數(shù)據(jù)073.40可顯示為73.4。驅(qū)動(dòng)電路（共陰極）（共陽極）上拉電阻限流電阻1.5.3數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器的基本概念及工作原理

數(shù)據(jù)選擇器——根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。例：四選一數(shù)據(jù)選擇器根據(jù)功能表，可寫出輸出邏輯表達(dá)式：0××××××101×××0×××10001×0×××1××1001××0×××1×010G11A1A0輸出輸入010×××1×××YD3D2D1D0

四選一數(shù)據(jù)選擇器的真值表二、集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器74151（8選1數(shù)據(jù)選擇器）YY地址選擇使能輸出輸入100000000G01D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7×××000001010011100101110111A2A1A0集成數(shù)據(jù)選擇器74151的真值表1.5.4數(shù)值比較器一、數(shù)值比較器的基本概念及工作原理

數(shù)值比較器——比較兩個(gè)位數(shù)相同的二進(jìn)制數(shù)的大小由真值表寫出邏輯表達(dá)式：由表達(dá)式畫出邏輯圖。輸入輸出ABFA＞BFA＜BFA=B000110110010101