微機(jī)原理及其應(yīng)用第六章

第6章存儲(chǔ)器系統(tǒng)內(nèi)容提要：內(nèi)存和外存的基本概念，半導(dǎo)體存儲(chǔ)器的分類(lèi)：隨機(jī)存儲(chǔ)器RAM，只讀存儲(chǔ)器ROM，存儲(chǔ)器擴(kuò)展及其與CPU的連接，半導(dǎo)體讀/寫(xiě)存儲(chǔ)器，高速緩沖存儲(chǔ)器Cache，虛擬存儲(chǔ)器。學(xué)習(xí)要求：通過(guò)本章的學(xué)習(xí)，要求掌握存儲(chǔ)器芯片的類(lèi)型和各主要存儲(chǔ)器芯片的工作原理；常握擴(kuò)展存儲(chǔ)器容量的技術(shù)，能夠用給定的存儲(chǔ)器芯片按要求設(shè)計(jì)主存，從而深刻理解存儲(chǔ)器的構(gòu)成原理；掌握cache和虛擬存儲(chǔ)器的構(gòu)成原理，能夠分析cache和虛擬存儲(chǔ)器的命中情況。通過(guò)對(duì)命中情況的分析，對(duì)cache和虛擬存儲(chǔ)器的工作原理有深入的理解。本章的難點(diǎn)是存儲(chǔ)器芯片的原理和工作時(shí)序，主存的容量擴(kuò)展技術(shù)、cache和虛擬存儲(chǔ)器的分析。返回主目錄

本章目錄6.1半導(dǎo)體存儲(chǔ)器概述6.2半導(dǎo)體讀/寫(xiě)存儲(chǔ)器6.3只讀存儲(chǔ)器ROM6.4存儲(chǔ)器擴(kuò)展及其與CPU的連接6.5高速緩沖存儲(chǔ)器Cache

6.6虛擬存儲(chǔ)器小結(jié)第6章存儲(chǔ)器系統(tǒng)存儲(chǔ)器是組成計(jì)算機(jī)的5大部件之一，計(jì)算機(jī)的工作依賴(lài)于存儲(chǔ)器中的程序和數(shù)據(jù)。在計(jì)算機(jī)中，采用什么樣的存儲(chǔ)介質(zhì)、怎樣組織存儲(chǔ)器系統(tǒng)以及怎樣控制存儲(chǔ)器的操作是計(jì)算機(jī)存儲(chǔ)器設(shè)計(jì)的基本問(wèn)題。在計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器的容量和性能對(duì)于整個(gè)系統(tǒng)的性能至關(guān)重要。計(jì)算機(jī)要對(duì)數(shù)據(jù)和信息自動(dòng)快速地進(jìn)行運(yùn)算和處理，就必須把指令、數(shù)據(jù)和計(jì)算的中間結(jié)果存放在計(jì)算機(jī)內(nèi)部。存儲(chǔ)器就是計(jì)算機(jī)內(nèi)部這種具有記憶功能的部件。存儲(chǔ)器中存放的程序與數(shù)據(jù)要不斷地傳送到運(yùn)算器與控制器中去，處理結(jié)果又要不斷存回存儲(chǔ)器中。因此，存儲(chǔ)器的性能會(huì)對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)的性能產(chǎn)生影響。6.1半導(dǎo)體存儲(chǔ)器概述對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，但是一個(gè)存儲(chǔ)器往往很難同時(shí)兼顧到這3點(diǎn)。為了解決這個(gè)矛盾，目前計(jì)算機(jī)中常采用3級(jí)存儲(chǔ)器結(jié)構(gòu)，即高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器，從而構(gòu)成統(tǒng)一的存儲(chǔ)系統(tǒng)。從整體看，速度接近于高速緩沖存儲(chǔ)器的速度；容量接近于輔存的容量；每位平均價(jià)格接近于慢速輔存的價(jià)格。所謂存儲(chǔ)器是用以存儲(chǔ)二進(jìn)制信息的器件，它是計(jì)算機(jī)系統(tǒng)中的記憶部件，用來(lái)存放數(shù)據(jù)和程序。存儲(chǔ)器中最基本的存儲(chǔ)電路可以存儲(chǔ)一位二進(jìn)制信息，稱(chēng)為位或bit（比特），用b表示，它有0和1兩種狀態(tài)。基本存儲(chǔ)電路由具有兩種穩(wěn)定狀態(tài)的元件組成，比如一個(gè)磁芯或一個(gè)半導(dǎo)體觸發(fā)器。通常把8個(gè)bit組合起來(lái)使用，稱(chēng)為字節(jié)（Byte），用B表示。字節(jié)是存儲(chǔ)器基本的存取單位。6.1.1存儲(chǔ)器概述為了便于CPU存儲(chǔ)信息，每一個(gè)字節(jié)用一組二進(jìn)制代碼進(jìn)行編號(hào)，這一組二進(jìn)制代碼稱(chēng)為地址。地址的位數(shù)越多，可以表示的不同字節(jié)數(shù)越多，可尋址的地址空間就越大。16b地址可表示64KB（0～FFFFH）的地址空間，20b地址可表示1MB（0～FFFFFH）的地址空間。由于8086是16b微處理器，它每次訪(fǎng)問(wèn)存儲(chǔ)器可以讀寫(xiě)1個(gè)字節(jié)，也可以同時(shí)讀寫(xiě)2個(gè)字節(jié)，這連續(xù)的兩個(gè)字節(jié)稱(chēng)為字（Word）。存儲(chǔ)單元的地址和它的內(nèi)容之間沒(méi)有直接關(guān)系，即地址和內(nèi)容是兩件事，不要混淆。地址規(guī)定了存儲(chǔ)單元的位置，在這個(gè)位置內(nèi)部的信息是數(shù)據(jù)，它可能是指今操作碼，可能是CPU要處理的數(shù)據(jù)，也可能是指今要尋找的數(shù)據(jù)的地址等。在微機(jī)中存儲(chǔ)器常分為內(nèi)存儲(chǔ)器和外存儲(chǔ)器，計(jì)算機(jī)信息按高速緩存——主存儲(chǔ)器——外存儲(chǔ)器的三級(jí)存儲(chǔ)系統(tǒng)來(lái)存放。具體分類(lèi)如圖6-1所示。圖6-1

分級(jí)存儲(chǔ)示意圖1、內(nèi)存儲(chǔ)器用于存放CPU當(dāng)時(shí)正要處理的程序和數(shù)據(jù)，要求其存取速度應(yīng)和CPU的處理速度相匹配，但存儲(chǔ)容量可相對(duì)小一些。目前微機(jī)中通常采用半導(dǎo)體存儲(chǔ)器。

(1)CPU寄存器片內(nèi)存儲(chǔ)單元，速度快、容量小。

(2)高速緩沖存儲(chǔ)器（Cache）通常位于主存和CPU之間，存放當(dāng)前要執(zhí)行的程序和數(shù)據(jù)，以便向CPU高速提供馬上要執(zhí)行和使用的指令和數(shù)據(jù)。

(3)主板Cache

為解決主存與CPU的速度匹配而增設(shè)。

(4)主存儲(chǔ)器主存儲(chǔ)器用來(lái)存放計(jì)算機(jī)運(yùn)行期間正在執(zhí)行的程序和數(shù)據(jù)。CPU的指令系統(tǒng)能直接讀寫(xiě)主存中的存儲(chǔ)單元，主存是主機(jī)內(nèi)部的存儲(chǔ)器，故又稱(chēng)之為內(nèi)存。外存儲(chǔ)器也稱(chēng)輔助存儲(chǔ)器或后緩存儲(chǔ)器。它用來(lái)存放程序，數(shù)據(jù)文件等大量信息。外存設(shè)在主機(jī)外部，容量極大而速度較低。CPU不能直接訪(fǎng)問(wèn)它，必須通過(guò)專(zhuān)門(mén)的程序把所需的信息與主存儲(chǔ)器進(jìn)行成批的交換，調(diào)入主存儲(chǔ)器后，才能使用。磁帶、磁盤(pán)（軟盤(pán)、硬盤(pán)）和光盤(pán)等者是常用的外存儲(chǔ)器，屬于外部設(shè)備的范疇。本章著重介紹半導(dǎo)體存儲(chǔ)器。2、外存儲(chǔ)器根據(jù)存儲(chǔ)價(jià)質(zhì)及使用方法的不同，存儲(chǔ)器有不同的分類(lèi)方法。6.1.2半導(dǎo)體存儲(chǔ)器的分類(lèi)

用來(lái)存儲(chǔ)信息的物質(zhì)稱(chēng)為存儲(chǔ)介質(zhì)。根據(jù)目前常用的存儲(chǔ)介質(zhì)可以把存儲(chǔ)器分為磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器（內(nèi)存儲(chǔ)器）、磁表面存儲(chǔ)器和光存儲(chǔ)器4種。1、按存儲(chǔ)介質(zhì)分類(lèi)

磁芯存儲(chǔ)器采用具有矩形磁滯回線(xiàn)的鐵氧體磁性材料，利用兩種不同的剩磁狀態(tài)表示“1”或“0”。一顆磁芯存放一個(gè)二進(jìn)制位，成千上萬(wàn)顆磁芯組成磁芯體。磁芯存儲(chǔ)器的特點(diǎn)是信息可以長(zhǎng)期存儲(chǔ)，不會(huì)因斷電而丟失;但磁芯存儲(chǔ)器的讀出是破壞性讀出，即不論磁芯原存的內(nèi)容為“0”還是“1”，讀出之后磁芯的內(nèi)容一律變?yōu)椤?”，因此需要再重寫(xiě)一次，這就額外地增加了操作時(shí)間。從20世紀(jì)50年代開(kāi)始，磁芯存儲(chǔ)器曾一度成為主存的主要存儲(chǔ)介質(zhì)，但因磁芯存儲(chǔ)器容量小、速度慢、體積大、可靠性低，從20世紀(jì)70年代開(kāi)始，已被半導(dǎo)體存儲(chǔ)器取代。

用半導(dǎo)體元件組成的存儲(chǔ)器稱(chēng)為半導(dǎo)體存儲(chǔ)器，主要有MOS型存儲(chǔ)器和雙極型（TTL電路或ECL電路）存儲(chǔ)器兩大類(lèi)。MOS型存儲(chǔ)器具有集成度高、功耗低、價(jià)格便宜、存取速度較慢等特點(diǎn)；雙極型存儲(chǔ)器具有存取速度快、集成度較低、功耗較大、成本較高等特點(diǎn)。半導(dǎo)體RAM存儲(chǔ)的信息會(huì)因?yàn)閿嚯姸鴣G失。

用磁性材料組成的存儲(chǔ)器稱(chēng)為磁存儲(chǔ)器，主要包括磁盤(pán)存儲(chǔ)器和磁帶存儲(chǔ)器，由于是將材料涂在金屬塑料表面而制成的，一般也稱(chēng)為磁表面存儲(chǔ)器，輔存一般是磁表面存儲(chǔ)器，它容量大、價(jià)格低，存取速度慢，如軟盤(pán)，硬盤(pán)等。

用光學(xué)原理制成的存儲(chǔ)器稱(chēng)為光存儲(chǔ)器，如正在發(fā)展的各種不同規(guī)格的光盤(pán)存儲(chǔ)器，一般分為只讀式、一次寫(xiě)入式、可讀寫(xiě)式三種，它們的存儲(chǔ)容量都很大，是目前使用非常廣泛的輔助存儲(chǔ)器。按存儲(chǔ)器不同的工作方式可以將存儲(chǔ)器分為隨機(jī)存取存儲(chǔ)器（RandomAccessMemory,RAM）、只讀存儲(chǔ)器(ReadOnlyMemory,ROM)、順序存取存儲(chǔ)器(SequentialAccessMemory,SAM)、直接存取存儲(chǔ)器(DirectAbccessMemory，DAM)。

2、按存取方法分

RAM若存儲(chǔ)器中任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存入或讀取，CPU對(duì)任何一個(gè)存儲(chǔ)單元的寫(xiě)入和讀出時(shí)間是一樣的，即存取時(shí)間相同，與其所處的物理位置無(wú)關(guān)，則稱(chēng)為隨機(jī)存取存儲(chǔ)器（RAM），即存儲(chǔ)時(shí)間相同如半導(dǎo)體存儲(chǔ)器。其特點(diǎn)是存取速度快，讀寫(xiě)方便，容易與CPU的速度相匹配，一般用于計(jì)算機(jī)的內(nèi)存。RAM又可進(jìn)一步分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）。靜態(tài)存儲(chǔ)器的內(nèi)容，在不停電的情況下能長(zhǎng)時(shí)間保留不變；動(dòng)態(tài)存儲(chǔ)器的內(nèi)容隔一定時(shí)間后（如若干ms）會(huì)自動(dòng)消失，在消失前要根據(jù)原內(nèi)容重新寫(xiě)入一遍，稱(chēng)為再生或刷新，所以使用靜態(tài)存儲(chǔ)器比較方便、簡(jiǎn)單，而且速度比較快，但靜態(tài)存儲(chǔ)器的容量小、價(jià)格貴，因此大容量的RAM常常是DRAM。

ROMROM可以看做RAM的一種特殊形式，其特點(diǎn)：存儲(chǔ)器的內(nèi)容只能隨機(jī)讀出而不能寫(xiě)入。這類(lèi)存儲(chǔ)器常用放那些不需要改變的信息。由于信息一旦寫(xiě)入存儲(chǔ)器就固定不變了，即使斷電，寫(xiě)入的內(nèi)容也不會(huì)丟失，所以又稱(chēng)為固定存儲(chǔ)器。ROM除了存放某些系統(tǒng)程序（如BIOS程序）外，還用來(lái)存放專(zhuān)用的子程序，或用作函數(shù)發(fā)生器、字符發(fā)生器及微程序控制器中的控制存儲(chǔ)器。只讀存儲(chǔ)器中又有掩模ROM（MROM）、可編程ROM（Programmable

Read-Only

Memory,簡(jiǎn)稱(chēng)PROM）和可擦除的可編程ROM（Erasable

Programmable

Read-Only

Memory,簡(jiǎn)稱(chēng)EPROM）和Flash

ROM幾種不同類(lèi)型。掩模ROM中的數(shù)據(jù)在制作時(shí)已經(jīng)確定，無(wú)法更改。PROM中的數(shù)據(jù)可以由用戶(hù)根據(jù)自己的需要寫(xiě)入，但一經(jīng)寫(xiě)入以后就不能再修改了。EPROM里的數(shù)據(jù)則不但可以由用戶(hù)根據(jù)自己的需要寫(xiě)入，而且還能擦除重寫(xiě)，所以具有更大的使用靈活性。

ROM的種類(lèi)：

1）掩膜ROM；

2）可編程的只讀存儲(chǔ)器PROM；

3）可擦除的EPROM；

4）電擦除的E2PROM；

5）快速擦寫(xiě)存儲(chǔ)器Flash

Memory

又稱(chēng)快閃存儲(chǔ)器。

SAM

若存儲(chǔ)器只能按某種順序存取，即存取時(shí)間與存儲(chǔ)單元的物理位置有關(guān)，則稱(chēng)為順序存儲(chǔ)器SAM。SAM的存取方式與前兩種完全不同。SAM的內(nèi)容只能按某種順序存取，存取時(shí)間的長(zhǎng)短與信息在存儲(chǔ)體上的物理位置有關(guān)，所以SAM只能用平均存取時(shí)間作為衡量存取速度的指標(biāo)。磁帶存儲(chǔ)器及只讀光盤(pán)存儲(chǔ)器CD-ROM都是典型的順序存儲(chǔ)器。其特點(diǎn)是存儲(chǔ)容量大，存取速度慢，但每字節(jié)成本較低，一般用作計(jì)算機(jī)的外存。

DAMDAM即不像RAM那樣能隨機(jī)地訪(fǎng)問(wèn)任一個(gè)存儲(chǔ)單元，也不像SAM那樣完全按順序存取，而是介于兩者之間。當(dāng)要存取所需的信息時(shí)，第一步直接指向整個(gè)存儲(chǔ)器中的某個(gè)小區(qū)域（如磁盤(pán)上的磁道）;第二步在小區(qū)域內(nèi)順序檢索或等待，直至找到目的地后再進(jìn)行讀/寫(xiě)操作。這種存儲(chǔ)器的存取時(shí)間也是與信息所在的物理位置有關(guān)，但比SAM的存取時(shí)間要短。磁盤(pán)機(jī)就屬于這類(lèi)存儲(chǔ)器。

由于SAM和DAM的存取時(shí)間都與存儲(chǔ)體的物理位置有關(guān)，所以又可以把他們統(tǒng)稱(chēng)為串行訪(fǎng)問(wèn)存儲(chǔ)器。按存儲(chǔ)器所處的位置及功能可以將其分為與CPU緊密相聯(lián)的高速緩沖存儲(chǔ)器、主存（內(nèi)存）和輔存（外存）3類(lèi)。

高速緩沖存儲(chǔ)器（cache）位于主存和CPU之間，用來(lái)存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU能高速地使用它們。高速緩沖存儲(chǔ)器的存取速度可以與CPU的速度相匹配，但存儲(chǔ)容量較小，價(jià)格較高。目前的高檔微機(jī)通常將它們或它們的一部分制作在CPU芯片中。3、按所處位置及功能分類(lèi)

主存用來(lái)存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀/寫(xiě)訪(fǎng)問(wèn)。主存具有一定容量，存取速度較高。由于CPU要頻繁地訪(fǎng)存，所以主存的性能在很大程度上影響了整個(gè)計(jì)算機(jī)系統(tǒng)的性能。早期的內(nèi)存通常由磁性存儲(chǔ)器-磁芯充當(dāng)，隨著半導(dǎo)體和集成電路技術(shù)的發(fā)展，目前是由半導(dǎo)體存儲(chǔ)器充當(dāng)計(jì)算機(jī)的內(nèi)存，其容量在幾十MB至幾百M(fèi)B之間。如此容量的內(nèi)存仍不能滿(mǎn)足存放日益豐富的計(jì)算機(jī)程序和數(shù)據(jù)的需要，因此將大量處于不運(yùn)行狀態(tài)的程序和數(shù)據(jù)放置在內(nèi)存之外，以節(jié)省內(nèi)存空間。

輔助存儲(chǔ)器又稱(chēng)為外存儲(chǔ)器或后援存儲(chǔ)器，CPU不能直接訪(fǎng)問(wèn)的那些用來(lái)存放暫時(shí)不用的程序和數(shù)據(jù)的存儲(chǔ)器稱(chēng)為計(jì)算機(jī)的外存。它用來(lái)存放當(dāng)前參與運(yùn)行的程序和數(shù)據(jù)以及一些需要永久性保存的信息。輔存設(shè)在主機(jī)外部，容量極大且成本很低，但存取速度較低，而且CPU不能直接訪(fǎng)問(wèn)它。輔存中的信息必須通過(guò)專(zhuān)門(mén)的程序調(diào)入主存后，CPU才能使用。一般是由容量大，速度較慢，價(jià)格低的磁表面存儲(chǔ)器和光存儲(chǔ)器等充當(dāng)。根據(jù)信息的可保存性可以將存儲(chǔ)器分為永久性的和非永久性的。磁表面存儲(chǔ)器是永久性的；半導(dǎo)體RAM存儲(chǔ)器是非永久性的，其信息斷電后會(huì)丟失。4、按信息的可保存性分類(lèi)根據(jù)在計(jì)算機(jī)中的作用存儲(chǔ)器可以分為主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩存和控制存儲(chǔ)器等。5、按存儲(chǔ)器在計(jì)算機(jī)中的作用分類(lèi)位是二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ)信息的最小單位。一個(gè)二進(jìn)制數(shù)由若干位組成,當(dāng)這個(gè)二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí),這個(gè)數(shù)稱(chēng)為存儲(chǔ)字。存放存儲(chǔ)字或存儲(chǔ)字節(jié)的主存空間稱(chēng)為存儲(chǔ)單元或主存單元，大量存儲(chǔ)單元的集合構(gòu)成一個(gè)存儲(chǔ)體，為了區(qū)別存儲(chǔ)體中的各個(gè)存儲(chǔ)單元，必須將它們一一編號(hào)。存儲(chǔ)單元的編號(hào)稱(chēng)為地址，地址和存儲(chǔ)單元之間有一對(duì)一的對(duì)應(yīng)關(guān)系，就像一座大樓的每個(gè)房間都有房間號(hào)一樣。一個(gè)存儲(chǔ)單元可能存放一個(gè)字，也可能存放一個(gè)字節(jié)，這是由計(jì)算機(jī)的結(jié)構(gòu)確定的。對(duì)于字節(jié)編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字節(jié)，相鄰的存儲(chǔ)單元地址指向相鄰的存儲(chǔ)字節(jié)；對(duì)于字編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字，相鄰的存儲(chǔ)單元地址指向相鄰的存儲(chǔ)字。所以，存儲(chǔ)單元是CPU對(duì)主存可訪(fǎng)問(wèn)操作的最小存儲(chǔ)單位。半導(dǎo)體存儲(chǔ)器的分類(lèi)如圖6-2所示。圖6-2半導(dǎo)體存儲(chǔ)器的分類(lèi)圖6-3典型存儲(chǔ)器組成框圖6、存儲(chǔ)器的基本組成⑴存儲(chǔ)體：信息存儲(chǔ)的集合體，存儲(chǔ)單元矩陣。⑵地址寄存器：按地址碼的位數(shù)來(lái)設(shè)置⑶地址譯碼器：線(xiàn)性譯碼—地址線(xiàn)不分組而直接譯碼。如10線(xiàn)—210線(xiàn)譯碼器，譯碼電路復(fù)雜。復(fù)合譯碼—地址線(xiàn)分成兩組分別譯碼，兩組的輸出共同選擇一個(gè)基本單元。如10根地址線(xiàn)分兩組，用兩個(gè)5線(xiàn)—210線(xiàn)譯碼器，譯碼效果相同，但譯碼電路的開(kāi)銷(xiāo)大幅減少。

⑷制邏輯：接收CPU發(fā)送的R/和信號(hào)

⑸態(tài)數(shù)據(jù)緩沖器：連接DB。有效時(shí)，存儲(chǔ)單元的信息通過(guò)數(shù)據(jù)緩沖器讀/寫(xiě)。無(wú)效時(shí)，所接芯片不工作，三態(tài)數(shù)據(jù)緩沖器呈高阻態(tài)。存儲(chǔ)體是存儲(chǔ)器的核心部分。其余則是存儲(chǔ)器組成的外圍部分半導(dǎo)體隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器芯片主要有靜態(tài)存儲(chǔ)器（SRAM）芯片和動(dòng)態(tài)存儲(chǔ)器（DRAM）芯片兩種，此外還有只讀存儲(chǔ)器芯片和相聯(lián)存儲(chǔ)器等。靜態(tài)存儲(chǔ)器芯片的速度較高，但它的單位價(jià)格即每字節(jié)存儲(chǔ)器空間的價(jià)格較高；動(dòng)態(tài)存儲(chǔ)器芯片的容量較高，但速度比靜態(tài)存儲(chǔ)器慢。6.1.3半導(dǎo)體存儲(chǔ)器芯片的一般結(jié)構(gòu)靜態(tài)存儲(chǔ)單元的結(jié)構(gòu)有多種，一種典型的MOS靜態(tài)存儲(chǔ)單元如圖6-4所示。它是一個(gè)觸發(fā)器結(jié)構(gòu)，存儲(chǔ)的數(shù)據(jù)表示為由晶體三極管T1和T2構(gòu)成的雙穩(wěn)態(tài)電路的電平，電路中T3和T4是恒流源電路，起一個(gè)負(fù)載電阻的作用，T5和T6用于存儲(chǔ)單元與外部電路連接或者隔離，由行選通和列選通信號(hào)控制。1、靜態(tài)存儲(chǔ)器芯片（a）NMOS型SRAM基本存儲(chǔ)電路（b）CMOS型SRAM基本存儲(chǔ)電路圖6-4

MOS存儲(chǔ)單元結(jié)構(gòu)在存儲(chǔ)器芯片中包括存儲(chǔ)體、讀寫(xiě)電路、地址譯碼驅(qū)動(dòng)電路和控制電路等組成部分，如圖6-5所示。存儲(chǔ)體是主存儲(chǔ)器的核心，程序和數(shù)據(jù)都存放在存儲(chǔ)體中。存儲(chǔ)體部分是由大量的存儲(chǔ)單元構(gòu)成的陣列組成。在陣列中用一條行選通線(xiàn)和一條列選通線(xiàn)選擇陣列中的單元。行選通線(xiàn)選擇一行中的存儲(chǔ)單元，列選通線(xiàn)則對(duì)列進(jìn)行選擇。這些選通信號(hào)線(xiàn)可以是單線(xiàn)信號(hào)也可以是互補(bǔ)型的信號(hào)。列選通線(xiàn)既是數(shù)據(jù)寫(xiě)入線(xiàn)，又是數(shù)據(jù)讀出線(xiàn)，因此在每條列選通線(xiàn)上有一個(gè)數(shù)據(jù)讀寫(xiě)電路。圖6-5RAM的陣列結(jié)構(gòu)地址譯碼驅(qū)動(dòng)電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器將地址總線(xiàn)輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線(xiàn)上的有效電平，以表示選中了某一存儲(chǔ)單元，然后由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀/寫(xiě)操作。地址譯碼器的輸入信息是訪(fǎng)問(wèn)存儲(chǔ)器的地址信息，它將二進(jìn)制代碼形式的地址轉(zhuǎn)換成驅(qū)動(dòng)讀寫(xiě)操作的選擇信號(hào)，以選擇所要訪(fǎng)問(wèn)的存儲(chǔ)單元。地址譯碼的方式有兩種：一種是單譯碼方式；另一種是雙譯碼方式。在單譯碼方式的存儲(chǔ)器中只有一個(gè)譯碼電路，將所有的地址信號(hào)轉(zhuǎn)換成行選通信號(hào)。在一行內(nèi)的各存儲(chǔ)單元構(gòu)成一個(gè)數(shù)據(jù)字的存儲(chǔ)位置。這種行選通線(xiàn)又稱(chēng)為字選通線(xiàn)，列選通線(xiàn)又稱(chēng)為位選通線(xiàn)。在一個(gè)具有10位地址的存儲(chǔ)器芯片中，單譯碼方式的譯碼器產(chǎn)生1024（即210）條行選通信號(hào)，每一條行選通信號(hào)線(xiàn)選擇一個(gè)字對(duì)應(yīng)的存儲(chǔ)單元。這種方式適合于容量小的存儲(chǔ)器芯片。在容量較大的存儲(chǔ)器芯片中，一般采用的是雙譯碼的方式，這樣可減少數(shù)據(jù)單元選通線(xiàn)的數(shù)量。在雙譯碼方式中，采用兩個(gè)地址譯碼器，輸入的地址信號(hào)分成兩部分送到兩個(gè)譯碼器中，分別產(chǎn)生行選通信號(hào)和列選通信號(hào)，行選通和列選通信號(hào)都有效的存儲(chǔ)單元被選中。這種存儲(chǔ)器芯片將一個(gè)數(shù)據(jù)字的同一位組織在一個(gè)陣列中，在多位的存儲(chǔ)器芯片中就有多個(gè)這樣的陣列。對(duì)于一個(gè)10位地址的存儲(chǔ)器芯片，雙譯碼方式的兩個(gè)譯碼器各從5位地址信號(hào)中譯碼生成32條選通線(xiàn)，因此一共是64條選通線(xiàn)，大大少于單譯碼方式的情況。由于選通信號(hào)線(xiàn)要驅(qū)動(dòng)存儲(chǔ)陣列中的大量單元，因此需要在譯碼器之后加一個(gè)驅(qū)動(dòng)器，將驅(qū)動(dòng)輸出的信號(hào)去驅(qū)動(dòng)連接在各條選通線(xiàn)上的各存儲(chǔ)單元。輸入輸出電路處于存儲(chǔ)器芯片的數(shù)據(jù)線(xiàn)和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭耄⒕哂蟹糯髷?shù)據(jù)信號(hào)的作用。數(shù)據(jù)驅(qū)動(dòng)電路將數(shù)據(jù)驅(qū)動(dòng)后輸出，有些芯片中采用分離的數(shù)據(jù)輸入和輸出信號(hào)，有些芯片則將數(shù)據(jù)輸入與數(shù)據(jù)輸出信號(hào)合并?？刂齐娐酚糜诳刂菩酒牟僮?，如讀寫(xiě)控制、片選控制、輸出控制等，這些控制信號(hào)一般分別稱(chēng)為、和。這里信號(hào)名上一橫（求非符號(hào)）表示信號(hào)的低電平有效。讀寫(xiě)控制信號(hào)指定操作的方式。靜態(tài)存儲(chǔ)器的讀操作過(guò)程是：⑴外部電路驅(qū)動(dòng)芯片的地址線(xiàn)，將需要讀取的數(shù)據(jù)的二進(jìn)制地址送到存儲(chǔ)器芯片。⑵將控制信號(hào)置高電平，將信號(hào)和信號(hào)置低電平。

⑶存儲(chǔ)器芯片驅(qū)動(dòng)數(shù)據(jù)輸出線(xiàn)，將存儲(chǔ)的數(shù)據(jù)輸出。上述和置低電平使得這兩個(gè)信號(hào)有效，有效使得芯片被選中，從而開(kāi)始讀操作；信號(hào)有效使得數(shù)據(jù)能夠輸出，被外部電路讀取。靜態(tài)存儲(chǔ)器的寫(xiě)操作過(guò)程是：⑴外部電路驅(qū)動(dòng)芯片的地址線(xiàn)，將需要寫(xiě)入的數(shù)據(jù)的二進(jìn)制地址送到存儲(chǔ)器芯片。⑵外部電路驅(qū)動(dòng)數(shù)據(jù)線(xiàn)，將需要寫(xiě)入的數(shù)據(jù)送往存儲(chǔ)器芯片。⑶將控制信號(hào)和信號(hào)置低電平。信號(hào)置高電平。上述信號(hào)置低電平使得芯片進(jìn)行寫(xiě)操作，信號(hào)有效使得寫(xiě)操作能夠進(jìn)行，這樣經(jīng)過(guò)一定的延遲之后，數(shù)據(jù)線(xiàn)上的數(shù)據(jù)信號(hào)就寫(xiě)入到地址線(xiàn)信號(hào)所指定的存儲(chǔ)位置中。利用MOS晶體管的高阻抗特性和電容器可以直接構(gòu)成存儲(chǔ)單元。這種存儲(chǔ)單元利用電容器存儲(chǔ)電荷的特性來(lái)存儲(chǔ)數(shù)據(jù)，用一個(gè)晶體管控制數(shù)據(jù)的讀寫(xiě)。這種單管存儲(chǔ)單元的電路如圖6-6所示。它由一個(gè)晶體管T和一個(gè)電容器C構(gòu)成（圖中CD是數(shù)據(jù)線(xiàn)上的分布電容），行選通線(xiàn)連接在三極管的柵極。這種存儲(chǔ)器的特點(diǎn)是可以用較少的晶體管構(gòu)成一個(gè)存儲(chǔ)單元，從而提高存儲(chǔ)器芯片的存儲(chǔ)容量，降低存儲(chǔ)器的成本。同時(shí)存儲(chǔ)器的功率消耗也比較低。但存儲(chǔ)單元將信息以電荷的形式存儲(chǔ)在電容器上，電路中不可避免地存在漏電流，這樣存儲(chǔ)的信息只能保持較短的時(shí)間，通常是若干毫秒。為了使信息存儲(chǔ)更長(zhǎng)的時(shí)間，必須不斷地刷新每個(gè)存儲(chǔ)單元中存儲(chǔ)的信息，也就是將各存儲(chǔ)單元中的數(shù)據(jù)讀出之后再寫(xiě)回到原單元中，對(duì)各存儲(chǔ)單元中的電容器進(jìn)行充電。這種刷新操作必須不斷進(jìn)行，因此這種存儲(chǔ)器件稱(chēng)為動(dòng)態(tài)存儲(chǔ)器。2、動(dòng)態(tài)存儲(chǔ)器芯片圖6-6

動(dòng)態(tài)存儲(chǔ)單元結(jié)構(gòu)在動(dòng)態(tài)存儲(chǔ)器芯片中，同樣將存儲(chǔ)單元構(gòu)成一個(gè)陣列如圖6-7所示。由于容量較大因而地址線(xiàn)較多。為減少地址線(xiàn)數(shù)量將地址分成兩次輸入芯片。先輸入行地址，再輸入列地址，它們分別是存儲(chǔ)器地址的高位部分和低位部分。兩次地址的輸入分別由芯片的地址選通信號(hào)和控制。其中是行選通信號(hào)，是列選通信號(hào)，它們都是低電平有效的信號(hào)，分別用于選通行地址和列地址。在輸入了行地址和列地址之后開(kāi)始進(jìn)行數(shù)據(jù)的讀寫(xiě)操作。為此芯片還需要有一個(gè)控制讀或?qū)懙男盘?hào)。為了控制數(shù)據(jù)輸出，存儲(chǔ)器芯片還可以有一個(gè)輸出計(jì)可信號(hào)。這些信號(hào)需要由存儲(chǔ)器控制電路產(chǎn)生。圖6-7

動(dòng)態(tài)存儲(chǔ)器芯片陣列結(jié)構(gòu)動(dòng)態(tài)存儲(chǔ)器的基本存儲(chǔ)電路結(jié)構(gòu)十分簡(jiǎn)單，一個(gè)位信息(bit)基本上用一個(gè)電容來(lái)存。由于電容的容量不大，會(huì)隨時(shí)間而失去其部分電荷，在幾毫秒后DRAM儲(chǔ)存的資料就會(huì)隨電荷的消失而消失。所以動(dòng)態(tài)存儲(chǔ)器中存儲(chǔ)的信息需要定時(shí)刷新（Refresh）。刷新指動(dòng)態(tài)存儲(chǔ)器的內(nèi)容隔一定時(shí)間后（如若干ms）會(huì)自動(dòng)消失，在消失前要根據(jù)原內(nèi)容重新寫(xiě)入一遍，而不是將所有單元都清0。對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新操作一般也在存儲(chǔ)器控制電路的控制下進(jìn)行。通常在對(duì)存儲(chǔ)單元進(jìn)行讀寫(xiě)操作時(shí)已經(jīng)對(duì)該存儲(chǔ)單元的數(shù)據(jù)進(jìn)行了一次寫(xiě)操作。但為了保證所有單元中的信息都不丟失，存儲(chǔ)器控制電路需要對(duì)刷新操作進(jìn)行專(zhuān)門(mén)的控制。使得芯片不斷地依次對(duì)各單元進(jìn)行刷新，刷新地址可以由一個(gè)計(jì)3、動(dòng)態(tài)存儲(chǔ)器的刷新數(shù)器提供。在較新的動(dòng)態(tài)存儲(chǔ)器產(chǎn)品中，刷新電路都包括在存儲(chǔ)器芯片中，外部只需要給出啟動(dòng)刷新操作的控制信號(hào)。為提高刷新速度，一般對(duì)存儲(chǔ)單元陣列中的一行同時(shí)進(jìn)行刷新。在一行的選通線(xiàn)有效時(shí)，將這一行所有單元中的數(shù)據(jù)都讀出，并經(jīng)過(guò)信號(hào)放大后同時(shí)寫(xiě)回。在電容中的信息可保持的時(shí)間決定了兩次刷新的間隔時(shí)間，在這段時(shí)間內(nèi)必須將存儲(chǔ)器中所有的存儲(chǔ)單元刷新一遍。那么每隔多少時(shí)間進(jìn)行一次刷新操作呢？這主要是根據(jù)柵極電容上電荷的泄漏速度來(lái)決定的。一般選定的最大刷新間隔為2ms或4ms甚至更大，也就是說(shuō)，應(yīng)在規(guī)定的時(shí)間內(nèi)，將全部存儲(chǔ)體刷新一遍。例如，DRAM芯片4164的刷新周期是2ms，與其配套使用的外部刷新電路常用8203刷新控制充當(dāng)。8203是一個(gè)集刷新定時(shí)、刷新地址計(jì)數(shù)以及完成地址切換的多路轉(zhuǎn)換器為一體的DRAM刷新控制器。刷新周期，由外部刷新電路控制，每次刷新一行（512個(gè)存儲(chǔ)單元），因此一片4164的64KB需要128次才能刷新完一遍。為保證2ms內(nèi)所有單元都能刷新到，要求每次刷新操作的間隔不大于2ms/128，為15.6μs。值得一提的是，刷新和重寫(xiě)（再生）是兩個(gè)完全不同的概念，切不可加以混淆。重寫(xiě)是隨機(jī)的，某個(gè)存儲(chǔ)單元只有在破壞性讀出之后才需要重寫(xiě)。而刷新是定時(shí)的，即使許多記憶單元長(zhǎng)期未被訪(fǎng)問(wèn)，若不及時(shí)補(bǔ)充電荷的話(huà)，信息也會(huì)丟失。重寫(xiě)一般是按存儲(chǔ)單元進(jìn)行的，而刷新通常以存儲(chǔ)體矩陣中的一行為單位進(jìn)行的。

1）刷新方式常見(jiàn)的刷新方式有集中式、分散式和異步式三種。

①集中刷新方式：在允許的最大刷新間隔（2ms）內(nèi)，按照存儲(chǔ)芯片容量的大小集中安排若干個(gè)刷新周期，刷新時(shí)停止讀/寫(xiě)操作。刷新時(shí)間=存儲(chǔ)矩陣行數(shù)×刷新周期。這里刷新周期是指刷新一行所需要的時(shí)間，由于刷新過(guò)程就是“假讀”的過(guò)程，所以刷新周期就等于存取周期。集中刷新方式的優(yōu)點(diǎn)是讀/寫(xiě)操作時(shí)不受刷新工作的影響，因此系統(tǒng)的存取速度比較高。主要缺點(diǎn)是在集中刷新期間必須停止讀/寫(xiě)，這一段時(shí)間稱(chēng)為“死區(qū)”，而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。②分散刷新方式：分散刷新是指把刷新操作分散到每個(gè)存取周期內(nèi)進(jìn)行，此時(shí)系統(tǒng)的存取周期被分為兩部分，前一部分時(shí)間進(jìn)行讀/寫(xiě)操作或保持，后一部分時(shí)間進(jìn)行刷新操作。在一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。這種刷新方式增加了系統(tǒng)的存取周期，如存儲(chǔ)芯片的存取周期為0.5μs，則系統(tǒng)的存取周期應(yīng)為1μs。該刷新方式?jīng)]有死區(qū)，但是，它也有很明顯的缺點(diǎn)，第一是加長(zhǎng)了系統(tǒng)的存取周期，降低了整機(jī)的速度；第二是刷新過(guò)于頻繁，尤期是當(dāng)存儲(chǔ)容量比較小的情況下，沒(méi)有充分利用所允許的最大刷新間隔（2ms）。③異步刷新方式：這種刷新方式可以看成前述兩種方式的結(jié)合，它充分利用了最大刷新間隔時(shí)間，把刷新操作平均分配到整個(gè)最大刷新間隔時(shí)間內(nèi)進(jìn)行，故有相鄰兩行的刷新間隔=最大刷新間隔時(shí)間÷行數(shù)。異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5

μs。這樣可以避免使CPU連續(xù)等待過(guò)長(zhǎng)的時(shí)間，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方式。消除“死區(qū)”的方法，還可采用不定期的刷新方式。其基本做法是：把刷新操作安排在CPU不訪(fǎng)問(wèn)存儲(chǔ)器的空閑時(shí)間里，如利用CPU取出指令后進(jìn)行譯碼的這段時(shí)間，這時(shí)，刷新操作對(duì)CPU是透明的，故又稱(chēng)透明刷新。這種方式既不會(huì)出現(xiàn)死區(qū)，又不會(huì)降低存儲(chǔ)器的存取速度；但是控制比較復(fù)雜，實(shí)現(xiàn)起來(lái)比較困難。

2）刷新控制為了控制刷新，往往需要增加刷新控制電路。刷新控制電路的主要任務(wù)是解決刷新和CPU訪(fǎng)問(wèn)存儲(chǔ)器之間的矛盾。通常，當(dāng)刷新請(qǐng)求和訪(fǎng)存請(qǐng)求同時(shí)發(fā)生時(shí)，應(yīng)優(yōu)先進(jìn)行刷新操作。也有些DRAM芯片本身具有自動(dòng)刷新功能，即刷新控制電路在芯片內(nèi)部。

DRAM的刷新要注意以下幾個(gè)問(wèn)題：①無(wú)論是由外部刷新控制電路產(chǎn)生刷新地址逐行循環(huán)地刷新，還是芯片內(nèi)部的刷新地址計(jì)數(shù)器自動(dòng)地控制刷新，都不依賴(lài)于外部的訪(fǎng)問(wèn)，刷新對(duì)CPU是透明的。②刷新通常是一行一行地進(jìn)行的，每一行中各記憶單元同時(shí)被刷新，故刷新操作時(shí)僅需要行地址，不需要列地址。③刷新操作類(lèi)似于讀出操作，但又有所不同。因?yàn)樗⑿虏僮鲀H是給柵極電容補(bǔ)充電荷，不需要信息輸出。另外，刷新時(shí)不需要加片選信號(hào)，即整個(gè)存儲(chǔ)器中的所有芯片同時(shí)被刷新。④因?yàn)樗行酒瑫r(shí)被刷新，所以在考慮新問(wèn)題時(shí)，應(yīng)當(dāng)從單個(gè)芯片的存儲(chǔ)容量著手，而不是從整個(gè)存儲(chǔ)器的容量著手。存儲(chǔ)器是用來(lái)存放程序和數(shù)據(jù)的，對(duì)它的技術(shù)性能要求是：存儲(chǔ)容量大，存儲(chǔ)速度快，穩(wěn)定可靠以及經(jīng)濟(jì)性好。衡量存儲(chǔ)器性能的好壞，一般由下述指標(biāo)衡量：1、存儲(chǔ)容量；2、存儲(chǔ)速度；3、可靠性；4、功耗6.1.4主存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量是衡量存儲(chǔ)器性能的一個(gè)主要指標(biāo)，對(duì)于字節(jié)編址的計(jì)算機(jī)，以字節(jié)數(shù)來(lái)表示存儲(chǔ)容量；對(duì)于字編址的計(jì)算機(jī)，以字?jǐn)?shù)與其字長(zhǎng)的乘積來(lái)表示存儲(chǔ)容量。如某機(jī)的主存容量為64K×16，表示它有64K個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元的字長(zhǎng)為16位，若改用字節(jié)表數(shù)表示，則可記為128KB。存儲(chǔ)容量的常用單位為：字節(jié)Byte

、千字節(jié)Kb、兆字節(jié)Mb、吉字節(jié)Gb和T字節(jié)Tb。它們之間的關(guān)系如下：

1Byte=8Bit

1Kb=1024Byte1Mb=1024Kb1Gb=1024Mb1Tb=1024Gb

存儲(chǔ)器容量越大，允許存放的程序和數(shù)據(jù)就越多，越有利于提高計(jì)算機(jī)的處理能力。當(dāng)前，一般用于個(gè)人計(jì)算機(jī)的內(nèi)存通常在100Mb以上，外存中的硬盤(pán)容量一般在幾十GB以上。如果是專(zhuān)用服務(wù)器容量會(huì)更大。1、存儲(chǔ)容量主存的存取速度通常由存取時(shí)間Ta、存取周期Tm和主存帶寬Bm等參數(shù)來(lái)描述。

（1）存取時(shí)間Ta

存取時(shí)間又稱(chēng)為訪(fǎng)問(wèn)時(shí)間或讀/寫(xiě)時(shí)間，它是指從啟動(dòng)一次主存操作到完成該操作所經(jīng)歷的時(shí)間。例如：讀出時(shí)間是指從CPU向主存發(fā)出有效地址和讀命令開(kāi)始，直到將被選單元的內(nèi)容讀出為止所用的時(shí)間；寫(xiě)入時(shí)間是指從CPU向主存發(fā)出有效地址和寫(xiě)命令開(kāi)始，直到信息寫(xiě)入被選中單元為止所用的時(shí)間。存取時(shí)間的長(zhǎng)短主要與存儲(chǔ)載體的性質(zhì)有關(guān)，如半導(dǎo)體存儲(chǔ)器可達(dá)幾十毫微秒甚至十幾納秒。存取時(shí)間與存取周期不能混為一談。顯然Ta越小，存取速度越快。2、存儲(chǔ)速度

（2）存取周期Tm

存取周期又可稱(chēng)做讀/寫(xiě)周期、訪(fǎng)問(wèn)周期，是指主存進(jìn)行一次完整的讀/寫(xiě)操作所需的全部時(shí)間，即連續(xù)兩次訪(fǎng)問(wèn)主存操作之間所需要的最短時(shí)間。一般情況下，存取周期越短，計(jì)算機(jī)運(yùn)行的速度才能越快。如MOS電路隨機(jī)存儲(chǔ)器的存取周期范圍是100～300μs；雙極型RAM的存取周期為10～200μs。顯然，一般情況下，Tm>Ta。這是因?yàn)閷?duì)于任何一種存儲(chǔ)器，在讀/寫(xiě)操作之后，總要有一段恢復(fù)內(nèi)部狀態(tài)的復(fù)原時(shí)間。對(duì)于破壞性讀出的RAM，存取周期往往比存取時(shí)間要大得多，甚至可以達(dá)到Tm=2Ta，這是因?yàn)榇鎯?chǔ)器中的信息讀出后需要立即進(jìn)行重寫(xiě)（再生）。（3）主存帶寬Bm與存取周期密切相關(guān)的指標(biāo)是主存的帶寬，它又稱(chēng)為數(shù)據(jù)傳輸率，表示每秒從主存進(jìn)出信息的最大數(shù)量，單位為字/秒、字節(jié)/秒或位/秒。目前主存提供信息的速度還跟不上CPU處理指令和數(shù)據(jù)的速度，所以主存的帶寬是改善計(jì)算機(jī)系統(tǒng)瓶頸的一個(gè)關(guān)鍵因素。為了提高主存的帶寬，可以采取的措施有：

a縮短存取周期；

b增加存儲(chǔ)字長(zhǎng)；

c

增加存儲(chǔ)體；除了上述主要參數(shù)外，集成度、易失性、經(jīng)濟(jì)性等也是選擇存儲(chǔ)器時(shí)需要考慮的因素?？煽啃允侵冈谝?guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀/寫(xiě)的概率。通常，用平均無(wú)故障工作時(shí)間（Mean

Time

Between

Failures,MTBF）來(lái)衡量可靠性。平均無(wú)故障工作時(shí)間可以理解為兩次故障之間的平均時(shí)間間隔，平均無(wú)故障工作時(shí)間越長(zhǎng)，說(shuō)明存儲(chǔ)器的可靠性越高。半導(dǎo)體存儲(chǔ)器由于采用大規(guī)模集成電路，可靠性較高，平均無(wú)故障工作時(shí)間為幾千小時(shí)以上。3、可靠性功耗是一個(gè)不可忽視的問(wèn)題，它反映了存儲(chǔ)器件耗電的多少，同時(shí)也反映了其發(fā)熱的程度。通常希望功耗要小，這對(duì)提高存儲(chǔ)器件的工作穩(wěn)定性有好處。半導(dǎo)體存儲(chǔ)器的功耗包括“維持功耗”和“操作功耗”，應(yīng)在保證速度的前提下盡可能的減小功耗，特別要減小“維持功耗”。4、功耗返回本章目錄

RAM存儲(chǔ)器包括雙極型RAM和MOS型RAM，由于雙極型RAM的功耗比較大，成本高，所以常用的RAM只有MOS型RAM。而ROM型RAM分為靜態(tài)MOS和動(dòng)態(tài)MOS。下面分別對(duì)其進(jìn)行介紹。6.2半導(dǎo)體讀/寫(xiě)存儲(chǔ)器1、靜態(tài)RAM的工作原理6.2.1靜態(tài)存儲(chǔ)器（SRAM）

MOS型靜態(tài)RAM的基本存儲(chǔ)單元，可由六個(gè)MOS場(chǎng)效應(yīng)晶體管構(gòu)成，其基本存儲(chǔ)單元電路如圖6-8所示，圖示為單元電路結(jié)構(gòu)。圖6-8

六管靜態(tài)RAM基本存儲(chǔ)電路單元電路由六個(gè)MOSFET組成，其編號(hào)為VF1～VF6。VF1、VF2兩個(gè)組成雙穩(wěn)態(tài)觸發(fā)器，這是單元電路的基本存儲(chǔ)單元。VF3、VF4為兩個(gè)負(fù)載管，VF5、VF6作為控制管用。當(dāng)雙穩(wěn)觸發(fā)器中的VF1管為導(dǎo)通狀態(tài)時(shí)，由于VF1、VF2的交叉耦合作用，必將導(dǎo)致VF2的截止，于是使得A、B兩點(diǎn)的狀態(tài)為A=0、B=1，這是一種穩(wěn)定狀態(tài)。同樣，當(dāng)VF1截止，VF2導(dǎo)通時(shí)，也是一種穩(wěn)定狀態(tài)。這樣，可以設(shè)VF1截止，VF2導(dǎo)通的狀態(tài)為“1”狀態(tài)，而設(shè)VF1導(dǎo)通，VF2截止的狀態(tài)為“0”狀態(tài)。這兩種狀態(tài)只要不斷電或不另設(shè)狀態(tài)，將一直保持下去。這是靜態(tài)RAM基本單元電路的存儲(chǔ)信息原理。一個(gè)存儲(chǔ)單元僅能存儲(chǔ)1位二進(jìn)制信息，若干個(gè)這樣的存儲(chǔ)單元按一定方式連接起來(lái)，再加上輔助電路，就可組成一定規(guī)模的靜態(tài)RAM。只要不切斷電路，其寫(xiě)入的數(shù)據(jù)可長(zhǎng)期保留，且不需動(dòng)態(tài)刷新電路。靜態(tài)RAM的存取時(shí)間一般為200～450μs。存儲(chǔ)單元不僅可隨機(jī)寫(xiě)入信息，也可隨機(jī)讀出。在進(jìn)行讀出時(shí)，同樣必須首先將地址譯碼產(chǎn)生的高電平送到選擇線(xiàn)上，選中這個(gè)單元，使得VF5、VF6導(dǎo)通，于是A點(diǎn)和B點(diǎn)的狀態(tài)即送到I/O線(xiàn)和I/

線(xiàn)上，即讀出了這個(gè)單元所存儲(chǔ)的信息。數(shù)據(jù)從本單元讀出后，原來(lái)存儲(chǔ)的信息不變。控制管VF5、VF6主要用于單元信息的讀寫(xiě)，當(dāng)需要向本單元寫(xiě)入數(shù)據(jù)時(shí)，首先要通過(guò)地址譯碼器經(jīng)選擇線(xiàn)送來(lái)一個(gè)高電平信號(hào)，使這個(gè)基本存儲(chǔ)電路被選中，VF5、VF6導(dǎo)通，寫(xiě)入信號(hào)從I/O線(xiàn)和I/

線(xiàn)送入。如向這個(gè)單元寫(xiě)入“0”，只要向I/O線(xiàn)上送“0”，向I/線(xiàn)上送“1”即可。這樣在選擇線(xiàn)的配合下，使得VF1導(dǎo)通、VF2截止，這樣就將數(shù)字“0”寫(xiě)入了這個(gè)單元。半導(dǎo)體存儲(chǔ)器，不管是RAM還是ROM，其基本的存儲(chǔ)電路存儲(chǔ)一位二進(jìn)制信息，芯片內(nèi)部由若干位（通常1、4或8位）組成一個(gè)基本存儲(chǔ)單元?；敬鎯?chǔ)單元按一定的規(guī)律組合起來(lái)，一般按矩陣方式排列，構(gòu)成存儲(chǔ)體。SRAM（Static

RAM）采用觸發(fā)器（Flip-Flop）電路構(gòu)成一個(gè)二進(jìn)制位信息的存儲(chǔ)電路。其內(nèi)部除存儲(chǔ)體外，還有地址譯碼驅(qū)動(dòng)電路、控制邏輯電路和三態(tài)雙向緩沖器等。圖6-9是1024×1的SRAM結(jié)構(gòu)示意圖。2、SRAM組成圖6-9

SRAM結(jié)構(gòu)示意圖⑴地址譯碼電路地址譯碼器接受來(lái)自CPU的地址信號(hào)，并產(chǎn)生地址譯碼信號(hào)，以便選中存儲(chǔ)矩陣中一個(gè)存儲(chǔ)單元，使其在存儲(chǔ)器控制邏輯的控制下進(jìn)行讀/寫(xiě)操作。圖6-9中把地址劃分成兩組：行地址和列地址，每組地址分別譯碼，兩組譯碼輸出信號(hào)共同選擇排列成矩陣的存儲(chǔ)體內(nèi)的一個(gè)存儲(chǔ)單元電路。⑵控制邏輯電路接受來(lái)自CPU或外部電路的控制信號(hào)，經(jīng)過(guò)組合變換后，對(duì)存儲(chǔ)、地址譯碼驅(qū)動(dòng)電路和三態(tài)雙向緩沖器進(jìn)行控制，控制對(duì)選中的單元進(jìn)行讀寫(xiě)操作。⑶三態(tài)雙向緩沖器使系統(tǒng)中各存儲(chǔ)器芯片的數(shù)據(jù)輸入/輸出端能方便地掛接到系統(tǒng)數(shù)據(jù)總線(xiàn)上。對(duì)存儲(chǔ)器芯片進(jìn)行讀寫(xiě)操作時(shí)，存儲(chǔ)器芯片的數(shù)據(jù)線(xiàn)與系統(tǒng)數(shù)據(jù)總線(xiàn)經(jīng)過(guò)三態(tài)雙向緩沖器傳送數(shù)據(jù)。不對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作時(shí)，三態(tài)雙向緩沖器對(duì)系統(tǒng)數(shù)據(jù)總線(xiàn)呈現(xiàn)高阻狀態(tài)，該存儲(chǔ)芯片完全與系統(tǒng)數(shù)據(jù)總線(xiàn)隔離。3、SRAM存儲(chǔ)芯片Intel

2114

Intel2114靜態(tài)RAM的存儲(chǔ)容量是1024×4=4Kb。即其基本存儲(chǔ)單元是4位。共1024個(gè)存儲(chǔ)單元。這些單元排列成64行64列。它的構(gòu)成和引腳如圖6-10

、6-11所示。它的引腳有：片選引腳，當(dāng)為低電平時(shí)，該芯片被選中。讀/寫(xiě)控制引腳R/。當(dāng)R/引腳為高電平時(shí)，對(duì)選中的單元進(jìn)行讀出，當(dāng)R/引腳為低電平時(shí)，對(duì)選中的單元進(jìn)行寫(xiě)入。數(shù)據(jù)的輸入和輸出，采用雙向數(shù)據(jù)總線(xiàn)，有I/O0-I/O3共4根數(shù)據(jù)線(xiàn)引腳。單向地址總線(xiàn)A0-A9，共10根地址引腳，可以在210=1024個(gè)單元中任選一單元。地址信號(hào)在芯片內(nèi)分為二組分別譯碼，分別為行選和列選，其中64個(gè)行地址譯碼輸出的每根選擇一行，16根列地址譯碼輸出信號(hào)每根選中4b的讀寫(xiě)信息圖6-10

2114

RAM的結(jié)構(gòu)圖6-12

6264

RAM的引腳圖6-11

2114

RAM的引腳該芯片的容量為8K×8b，引腳如圖6-12所示。

1）A0～A12：地址線(xiàn)，共13根，可以在8192個(gè)存儲(chǔ)單元中任意選中一個(gè)。

2）I/O1～I(xiàn)/O8：數(shù)據(jù)線(xiàn)，共8根。它們都是輸入輸出的三態(tài)總線(xiàn)。4、6264SRAM芯片控制信號(hào)有：

1）：寫(xiě)入允許，通常與CPU的信號(hào)相連接。

2）：讀出允許，通常與CPU的信號(hào)相連接。

3）、CS2：片選信號(hào)輸入引腳，與譯碼器輸出相連。上面介紹的靜態(tài)RAM，其基本存儲(chǔ)單元是由一個(gè)雙穩(wěn)態(tài)觸發(fā)器組成的，這些存儲(chǔ)單元所存儲(chǔ)的信息，只要不斷電或沒(méi)有觸發(fā)信號(hào)到來(lái)，將一直保持不變。除了靜態(tài)RAM外，還有一種半導(dǎo)體存儲(chǔ)元件，所存儲(chǔ)的信息具有一定的時(shí)間性，在很短的時(shí)間內(nèi)，其數(shù)據(jù)是有效的，超過(guò)一定的時(shí)間，數(shù)據(jù)就消失了。為了使數(shù)據(jù)常在，就要周期性地對(duì)所在數(shù)據(jù)重寫(xiě)（刷新），這種存儲(chǔ)器為動(dòng)態(tài)存儲(chǔ)器。6.2.2動(dòng)態(tài)存儲(chǔ)器（DRAM）

DRAM是“Dynamic

Random

Access

Memory（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）”的字頭縮寫(xiě)。動(dòng)態(tài)指存儲(chǔ)器需要連續(xù)的刷新周期。由于每個(gè)單元包括一個(gè)電容器，刷新是必需的。電容器可以短時(shí)間內(nèi)存儲(chǔ)位級(jí)信息（1或0），不能保持充電狀態(tài)（在一定的時(shí)間內(nèi)它們放電完畢），因此，必須對(duì)單元進(jìn)行重新刷新（再充電）。“隨機(jī)存取”指可以用任意順序?qū)Υ鎯?chǔ)器芯片中的每個(gè)單元讀或?qū)?。它與順序存儲(chǔ)器件不同，順序存儲(chǔ)器件中的數(shù)據(jù)必須以特定的順序讀或?qū)?。例如，磁盤(pán)使用隨機(jī)存取，而盒式磁帶使用順序存取。DRAM是以行和列排列的存儲(chǔ)單元塊，具有控制數(shù)據(jù)讀出和寫(xiě)入每個(gè)單元位置的邏輯。為了保持存儲(chǔ)數(shù)據(jù)的完整性，需要附加的邏輯(Xilinx

FPGA)對(duì)單元進(jìn)行刷新。與靜態(tài)RAM相近似，動(dòng)態(tài)RAM是由動(dòng)態(tài)存儲(chǔ)單元矩陣所構(gòu)成的存儲(chǔ)主體，配以外圍電路組成的。外圍電路主要包括片選電路、地址譯碼電路、讀寫(xiě)驅(qū)動(dòng)電路和數(shù)據(jù)刷新電路。目前計(jì)算機(jī)上常用半導(dǎo)體存儲(chǔ)器，是將存儲(chǔ)單元電路大規(guī)模集成到半導(dǎo)體芯片上來(lái)實(shí)現(xiàn)的。由于芯片集成度的限制，一個(gè)計(jì)算機(jī)系統(tǒng)所需要的存儲(chǔ)器，一般要由幾片甚至幾十片存儲(chǔ)芯片來(lái)組成。為了配合使用，這就要求每個(gè)芯片應(yīng)含有片選電路，由外來(lái)信號(hào)進(jìn)行控制，并協(xié)調(diào)各個(gè)芯片的工作。另外，驅(qū)動(dòng)存儲(chǔ)器工作除了有片選信號(hào)外，還應(yīng)有地址譯碼系統(tǒng)，這是由于存儲(chǔ)器讀/寫(xiě)是以字（字節(jié)）為單位來(lái)進(jìn)行的，而確定存儲(chǔ)器中某個(gè)特定的字進(jìn)行操作，是由地址譯碼驅(qū)動(dòng)電路來(lái)實(shí)現(xiàn)的。由地址總線(xiàn)送來(lái)的地址，經(jīng)過(guò)地址譯碼，選中存儲(chǔ)器中某個(gè)特定的存儲(chǔ)字，就可以對(duì)其進(jìn)行讀寫(xiě)了，另外在數(shù)據(jù)讀寫(xiě)時(shí)，還需要有寫(xiě)入或讀出電路配合工作。1、動(dòng)態(tài)RAM的使用舉例由于各種動(dòng)態(tài)存儲(chǔ)器都是以電容存儲(chǔ)電荷的方式來(lái)存儲(chǔ)信息的，而電容所存儲(chǔ)的電荷，隨著時(shí)間的延續(xù)會(huì)逐漸釋入，以至于完全放掉而使數(shù)據(jù)丟失。所以需要定時(shí)地對(duì)存儲(chǔ)器各單元所存儲(chǔ)的信息進(jìn)行讀出再寫(xiě)入，即進(jìn)行刷新以補(bǔ)充電容泄放的電荷。電容的放電速度與存儲(chǔ)器的工藝及工作溫度、環(huán)境等因素有關(guān)，在25℃

時(shí)，常用的刷新時(shí)間為2ms?，F(xiàn)在以一個(gè)4K×1的存儲(chǔ)芯片構(gòu)成16K字節(jié)（8位）的內(nèi)存模塊為例，來(lái)分析動(dòng)態(tài)RAM的使用情況，如圖6-13所示。從圖中可以看出，整個(gè)動(dòng)態(tài)RAM分成存儲(chǔ)陣列和外圍電路兩部分，存儲(chǔ)矩陣由32個(gè)4K×1芯片組成。矩陣分為四組，每組由4K×1

的8個(gè)芯片組成，為4K字節(jié)。每個(gè)芯片包含一個(gè)64×64

的存儲(chǔ)單元矩陣、一個(gè)片選端CE和一個(gè)輸出允許端CS，另外還設(shè)有A11～Ａ0地址線(xiàn)及數(shù)據(jù)線(xiàn)（數(shù)據(jù)引腳及I/O驅(qū)動(dòng)圖中未畫(huà)出）。圖6-13

用4K×1動(dòng)態(tài)RAM構(gòu)成16K字節(jié)模塊動(dòng)態(tài)RAM的外圍電路包括片選控制邏輯、刷新地址計(jì)數(shù)器、刷新時(shí)序發(fā)生器和一個(gè)2到1的多路轉(zhuǎn)換器。存儲(chǔ)矩陣的四組芯片的片選信號(hào)由地址線(xiàn)A12、A13提供，每個(gè)芯片64×64

個(gè)存儲(chǔ)單元的地址由行地址A5～Ａ0和列地址Ａ11～Ａ6

聯(lián)合提供。在進(jìn)行數(shù)據(jù)正常讀寫(xiě)時(shí)，多路開(kāi)關(guān)轉(zhuǎn)向地址總線(xiàn)，行、列地址由地址總線(xiàn)提供。在進(jìn)行刷新時(shí)，由刷新時(shí)序發(fā)生器產(chǎn)生刷新周期信號(hào)，超過(guò)一個(gè)刷新周期，它使多路開(kāi)關(guān)轉(zhuǎn)向刷新計(jì)數(shù)據(jù)，由刷新計(jì)數(shù)器產(chǎn)生行地址。同時(shí)，刷新時(shí)序通過(guò)四個(gè)與非門(mén)使四組芯片的允許信號(hào)有效。刷新時(shí)各芯片無(wú)效。在刷新周期，四組芯片是同時(shí)進(jìn)行刷新的，每次刷新只刷新一行，一行為64個(gè)存儲(chǔ)單元，一個(gè)存儲(chǔ)組共64行。一般動(dòng)態(tài)RAM的刷新間隔時(shí)間為2ms,即在2ms中要對(duì)64行刷新一遍，所以一個(gè)刷新周期即為2×10-3s/64=31.25μs。刷新計(jì)數(shù)器的使用，就是以不斷加1的方式，逐行地提供64行的各個(gè)行地址。另外，在正常讀/寫(xiě)與刷新發(fā)生沖突時(shí)，即若讀寫(xiě)請(qǐng)求到來(lái)，正好處于刷新過(guò)程中，則讀寫(xiě)請(qǐng)求就要延長(zhǎng)通常情況下的兩倍時(shí)間。4164是64K×1b的DRAM芯片，結(jié)構(gòu)如圖6-14所示。圖6-14

4164的引腳和內(nèi)部結(jié)構(gòu)2、4164

DRAM芯片實(shí)列

4164內(nèi)部有：地址鎖存器，由8位的行地址鎖存器和8位的列地址鎖存器組成；65536個(gè)存儲(chǔ)單元采用陣列結(jié)構(gòu)，分4個(gè)區(qū)，每個(gè)區(qū)有128行×128列的存儲(chǔ)陣列，同時(shí)配有128個(gè)讀出放大器。當(dāng)引腳出現(xiàn)有效低電平時(shí)，把地址引腳A7～A0上的行地址鎖存入行地址鎖存器，在低電平期間，行地址鎖存器中的低7位地址信號(hào)A6～A0送入行地址譯碼器。譯碼后，行譯碼器的輸出信號(hào)同時(shí)選中4個(gè)區(qū)中存儲(chǔ)器陣列中的一行，每行共128個(gè)單元，共選中4行，每區(qū)一行被選中，所以共有512個(gè)單元被選中。在被選中的行里，各個(gè)存儲(chǔ)單元與讀出放大器接通，讀出放大器的輸出返回到存儲(chǔ)單元中（稱(chēng)為重寫(xiě)）。因此，4164每接到一次有效信號(hào)，就有512個(gè)被選中的存儲(chǔ)電路的信息進(jìn)行讀出放大。在行地址鎖存完成后，與4164內(nèi)部進(jìn)行讀出操作的同時(shí)，地址引腳的地址更換為列地址。列地址信息穩(wěn)定后，信號(hào)變?yōu)榈碗娖?，把列地址鎖存入列地址鎖存器。同樣在低電平期間，列地址鎖存器中的低7位地址A6～A0送入列地址譯碼器。列地址譯碼后，列譯碼器的輸出信號(hào)選中一個(gè)讀出放大器與I/O控制電路接通，4個(gè)區(qū)同時(shí)選中，所以共有4個(gè)讀出放大器與I/O控制電路接通。行地址鎖存器的最高位（A7）和列地址鎖存器的最高位（A7）送到I/O控制電路，選擇4個(gè)放大器的一個(gè)與外界交換數(shù)據(jù)。數(shù)據(jù)是從被選中的單元讀出還是寫(xiě)入，取決于信號(hào)電平。當(dāng)為低電平時(shí)，DIN引腳上的數(shù)據(jù)通過(guò)數(shù)據(jù)輸入緩沖器，寫(xiě)入A15-A016位地址信息所指定的單元中，而當(dāng)為高電平時(shí)，從16位地址信息所指定的存儲(chǔ)單元中讀出數(shù)據(jù)，通過(guò)數(shù)據(jù)輸出緩沖器送上DOUT引腳。衡量DRAM的重要指標(biāo)是RAM芯片的存取時(shí)間，通常用納秒（ns）表示。常見(jiàn)的有60ns、70ns和80ns，數(shù)值越小，速度越快。另一個(gè)指標(biāo)是內(nèi)存條的工作時(shí)鐘，168線(xiàn)的DIMM內(nèi)存條時(shí)鐘可為60MHz、67MHz、75MHz和83MHz，200線(xiàn)DIMM內(nèi)存條，其工作時(shí)鐘為77MHz、83MHz、100MHz和133MHz。常見(jiàn)的SIMM內(nèi)存條容量為4MB、16MB、32MB、64MB和128MB等。如表6-1所示。表6-1

DRAM芯片隨著CPU速度的不斷提高，RAM的存取速度已成為PC機(jī)系統(tǒng)速度的瓶頸。目前CPU的時(shí)鐘頻率已近1GHz，而普通的DRAM芯片存取速度僅為60μs，原有的RAM很難和現(xiàn)行的CPU協(xié)調(diào)工作。為此，大多數(shù)PC機(jī)配置一級(jí)二級(jí)cache，用存取速度達(dá)8-15μs的快速SRAM擔(dān)任，Pentium

Ⅲ內(nèi)置了二級(jí)cache。另一方面，半導(dǎo)體廠(chǎng)家也在努力提高RAM的存取速度，并推出多種RAM新技術(shù)：3、幾種新型RAM技術(shù)

1）EDO

RAM和突發(fā)模式RAMEDO

RAM（Extended

Data

Out

RAM）擴(kuò)展數(shù)據(jù)輸出RAM。按照傳統(tǒng)的DRAM讀寫(xiě)方法，在一個(gè)DRAM（或SRAM，VRAM）陣列中讀取一個(gè)單元時(shí)，首先充電選擇一行，然后再充電選擇一列，這些充電線(xiàn)路在穩(wěn)定之前都會(huì)有一定延時(shí)，這就制約了RAM的讀寫(xiě)速度。EDO技術(shù)是假定下一個(gè)要訪(fǎng)問(wèn)的單元地址和當(dāng)前被訪(fǎng)問(wèn)的地址是連續(xù)的（一般是如此）。于是在當(dāng)前的讀寫(xiě)周期結(jié)束前就啟動(dòng)下一個(gè)讀寫(xiě)周期，從而使RAM讀寫(xiě)速度提高約30%。EDO技術(shù)只需在普通DRAM外部增加EDO邏輯電路，成本不會(huì)有顯著變化。突發(fā)模式RAM是在EDO基礎(chǔ)上，假定CPU要訪(fǎng)問(wèn)的4個(gè)數(shù)據(jù)的地址是連續(xù)的，同時(shí)啟動(dòng)對(duì)4個(gè)單元的操作，從而更大地增加RAM的帶寬，進(jìn)一步提高RAM的讀寫(xiě)速度。

2）同步RAM（Synchronous

RAM）同步RAM技術(shù)是將CPU和RAM通過(guò)一個(gè)相同的時(shí)鐘鎖在一起，使得RAM和CPU能夠共享一個(gè)時(shí)鐘周期，它們以相同的速度同步工作。目前，同步SRAM速度最快可達(dá)5～8μs，而同步DRAM（SDRAM）最快達(dá)7～10μs左右。

3）高速緩沖存儲(chǔ)器DRAM（Cached

DRAM簡(jiǎn)稱(chēng)CDRAM）

CDRAM技術(shù)是把高速的SRAM存儲(chǔ)單元，集成在DRAM芯片內(nèi)部，作為DRAM的內(nèi)部Cache。在Cache和DRAM存儲(chǔ)單元之間通過(guò)內(nèi)部總線(xiàn)相連。主要用在沒(méi)有二級(jí)Cache的低檔便攜機(jī)上。近年來(lái),動(dòng)態(tài)存儲(chǔ)器芯片上出現(xiàn)了一些新的技術(shù)。在動(dòng)態(tài)存儲(chǔ)器芯片中采用的高速存取方式，如快速頁(yè)面訪(fǎng)問(wèn)方式、增強(qiáng)數(shù)據(jù)輸出方式和同步訪(fǎng)問(wèn)方式等，這些訪(fǎng)問(wèn)方式可以顯著提高基本DRAM的訪(fǎng)問(wèn)速度。些外，還出現(xiàn)了相聯(lián)存儲(chǔ)器產(chǎn)品。4、芯片技術(shù)快速頁(yè)式動(dòng)態(tài)存儲(chǔ)器（FPM

DRAM）中的頁(yè)式訪(fǎng)問(wèn)是一種提高存儲(chǔ)器訪(fǎng)問(wèn)速度的重要措施。在具有頁(yè)面訪(fǎng)問(wèn)方式的存儲(chǔ)器芯片中，如果前后順序訪(fǎng)問(wèn)的存儲(chǔ)單元處于存儲(chǔ)單元陣列的同一行（稱(chēng)為頁(yè)面）中時(shí)，就不需要重復(fù)地向存儲(chǔ)器輸入行地址，而只需要輸入新的列地址即可。也就是說(shuō)，存儲(chǔ)器的下一次訪(fǎng)問(wèn)可以利用上一次訪(fǎng)問(wèn)的行地址。這樣就可以減少兩次輸入地址帶來(lái)的訪(fǎng)問(wèn)延遲。在頁(yè)面訪(fǎng)問(wèn)方式下，只要在輸入了行地址之后保持RAS信號(hào)不變，在CAS的控制下，輸入不同的列地址就可以對(duì)一行中的不同數(shù)據(jù)進(jìn)行快速連續(xù)的訪(fǎng)問(wèn)。其訪(fǎng)問(wèn)速度可以比一般訪(fǎng)問(wèn)方式提高2到3倍左右。增強(qiáng)數(shù)據(jù)輸出存儲(chǔ)器（EDO

DRAM）與FPM

DRAM十分相似，只是增加了一個(gè)數(shù)據(jù)鎖存器，并采用不同的控制邏輯連接到芯片的數(shù)據(jù)驅(qū)動(dòng)電路中以提高數(shù)據(jù)傳輸速率。在同步型動(dòng)態(tài)存儲(chǔ)器芯片（SDRAM）芯片構(gòu)成的存儲(chǔ)系統(tǒng)中，SDRAM存儲(chǔ)器芯片在系統(tǒng)時(shí)鐘控制下進(jìn)行數(shù)據(jù)的讀出和寫(xiě)入。存儲(chǔ)器把CPU給出的地址和數(shù)據(jù)鎖存在一組鎖存器中，鎖存器存儲(chǔ)地址、數(shù)據(jù)和SDRAM輸入端的控制信號(hào)，直到指定的時(shí)鐘周期數(shù)后響應(yīng)。使用SDRAM可實(shí)現(xiàn)CPU的無(wú)等待狀態(tài)。由于CPU知道SDRAM要用多少時(shí)鐘周期才能響應(yīng)，在SDRAM執(zhí)行它的請(qǐng)求時(shí)，它可離開(kāi)并執(zhí)行其它任務(wù)。例如，一個(gè)在輸入地址后有60ns讀出延遲的DRAM，在周期為10μs的時(shí)鐘控制下工作，如果DRAM是異步工作的，則CPU要等待60μs；但是如果DRAM是同步的，則CPU可把地址放入鎖存器中，在存儲(chǔ)器作讀操作期間去完成其它操作。然后，當(dāng)CPU計(jì)時(shí)到6個(gè)時(shí)鐘周期以后，它所要的數(shù)據(jù)已經(jīng)從存儲(chǔ)器中讀出。相聯(lián)存儲(chǔ)器是一種按內(nèi)容訪(fǎng)問(wèn)的存儲(chǔ)器。在相聯(lián)存儲(chǔ)器中，每個(gè)存儲(chǔ)的信息單元都是固定長(zhǎng)度的字。存儲(chǔ)字中的每個(gè)字段都可以作為檢索的依據(jù)。這種訪(fǎng)問(wèn)方式可用于數(shù)據(jù)庫(kù)中的數(shù)據(jù)檢索等。相聯(lián)存儲(chǔ)器進(jìn)行這種訪(fǎng)問(wèn)操作的一個(gè)特點(diǎn)是整個(gè)存儲(chǔ)器陣列同時(shí)進(jìn)行數(shù)據(jù)的匹配操作。如果采用一般存儲(chǔ)器，這樣的匹配操作需要逐行進(jìn)行。如果存儲(chǔ)器容量較大時(shí)，每次查找過(guò)程都需要較長(zhǎng)的時(shí)間。相聯(lián)存儲(chǔ)器的整個(gè)存儲(chǔ)單元需要用十幾個(gè)晶體管實(shí)現(xiàn)，比DRAM存儲(chǔ)單元中的晶體管數(shù)高一個(gè)數(shù)量級(jí)。這就是大容量相聯(lián)存儲(chǔ)器沒(méi)有被廣泛采用的主要原因。選定了存儲(chǔ)器芯片之后，進(jìn)一步提高存儲(chǔ)器性能的措施是從結(jié)構(gòu)上提高存儲(chǔ)器的帶寬。這種結(jié)構(gòu)上的措施主要是增加存儲(chǔ)器的數(shù)據(jù)寬度和采用多體交叉存儲(chǔ)技術(shù)。增加存儲(chǔ)器的數(shù)據(jù)寬度。增加數(shù)據(jù)寬度即在位擴(kuò)展中，將存儲(chǔ)器的位數(shù)擴(kuò)展到大于數(shù)據(jù)字的寬度，它包括增加數(shù)據(jù)總線(xiàn)的寬度和存儲(chǔ)器的寬度，這樣可以增加同時(shí)訪(fǎng)問(wèn)的數(shù)據(jù)量，以提高存儲(chǔ)器操作的并行性，從而提高數(shù)據(jù)訪(fǎng)問(wèn)的吞吐率。5、結(jié)構(gòu)技術(shù)采用多體交叉存儲(chǔ)器。多體交叉存儲(chǔ)器（Interleavedmemory）由多個(gè)相互獨(dú)立、容量相同的存儲(chǔ)模塊構(gòu)成。每個(gè)存儲(chǔ)體都有各自的讀寫(xiě)線(xiàn)路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳遞信息。CPU的主存地址中一部分用于選擇對(duì)應(yīng)的體。CPU訪(fǎng)問(wèn)多個(gè)存儲(chǔ)體一般是在一個(gè)存儲(chǔ)周期內(nèi)分時(shí)訪(fǎng)問(wèn)每個(gè)存儲(chǔ)體。當(dāng)存儲(chǔ)體為4個(gè)時(shí)，只要連續(xù)訪(fǎng)問(wèn)的存儲(chǔ)單元位于不同的存儲(chǔ)體中，則每隔1/4周期就可啟動(dòng)一個(gè)存儲(chǔ)體的訪(fǎng)問(wèn)，各體的讀寫(xiě)過(guò)程重疊進(jìn)行。例如，在具有四個(gè)存儲(chǔ)體的交叉存儲(chǔ)器中，如果依次訪(fǎng)問(wèn)的數(shù)據(jù)字分別存儲(chǔ)在地址為0、5、10、15的存儲(chǔ)單元中，則它們分別在存儲(chǔ)體0、1、2、3中。這樣對(duì)每個(gè)存儲(chǔ)體來(lái)說(shuō)，存取周期沒(méi)有變，而對(duì)CPU來(lái)說(shuō)則可以在一個(gè)存取周期內(nèi)連續(xù)訪(fǎng)問(wèn)4個(gè)存儲(chǔ)體。半導(dǎo)體存儲(chǔ)器在工作時(shí)，有其固有的讀寫(xiě)時(shí)序。在與CPU協(xié)調(diào)工作時(shí)，要求CPU能提供合適的時(shí)序信號(hào)，否則，存儲(chǔ)器就不能正確地進(jìn)行讀/寫(xiě)。6.2.4

存儲(chǔ)器的工作時(shí)序存儲(chǔ)器的讀周期，就是從存儲(chǔ)器讀出數(shù)據(jù)后所需時(shí)間，其時(shí)序如圖6-15所示。圖6-15

存儲(chǔ)器的讀周期tRCtAtcotcxADC地址數(shù)據(jù)輸入1、存儲(chǔ)器的讀周期從存儲(chǔ)器讀出數(shù)據(jù)，首先要向存儲(chǔ)器發(fā)送地址信號(hào)，接著發(fā)送輸出允許信號(hào)，從有效經(jīng)過(guò)tcx，數(shù)據(jù)從存儲(chǔ)器讀出，出現(xiàn)在外部數(shù)據(jù)總線(xiàn)上（圖中C點(diǎn)）。而從有效經(jīng)過(guò)tco間，數(shù)據(jù)即穩(wěn)定在外部數(shù)據(jù)線(xiàn)上，而所謂讀取時(shí)間，就是從地址有效的A點(diǎn)，到讀出數(shù)據(jù)穩(wěn)定在外部數(shù)據(jù)總線(xiàn)上的時(shí)間tA。tA總要比tco大，一般將地址有效到數(shù)據(jù)有效之間的時(shí)間tA作為讀取時(shí)間。MOS存儲(chǔ)器的讀取時(shí)間一般在50～500ns之間。為了在tA時(shí)間之后讀出的數(shù)據(jù)穩(wěn)定出現(xiàn)在外部數(shù)據(jù)總線(xiàn)上，就要求信號(hào)最遲在地址有效之后的tA～tco之間有效，否則，在地址有效后，經(jīng)過(guò)存儲(chǔ)器讀出的數(shù)據(jù)，只能保持在內(nèi)部數(shù)據(jù)總線(xiàn)上，而不能送到外部數(shù)據(jù)總線(xiàn)上。另外，需要提到的是這里所說(shuō)的讀取時(shí)間，并不時(shí)讀周期。數(shù)據(jù)經(jīng)過(guò)一個(gè)讀取時(shí)間tA從存儲(chǔ)器讀到數(shù)據(jù)總線(xiàn)上，并不能立即啟動(dòng)下一個(gè)讀操作，還需要一定的時(shí)間進(jìn)行內(nèi)部操作，也就是說(shuō)數(shù)據(jù)讀出后需要一定的恢復(fù)時(shí)間。讀周期是存儲(chǔ)器兩次連續(xù)的讀操作所必須間隔的時(shí)間，讀取時(shí)間tA加上恢復(fù)時(shí)間才是讀周期時(shí)間，即圖中標(biāo)示的tRC，也就是A點(diǎn)到D點(diǎn)的時(shí)間長(zhǎng)度。圖6-16所示存儲(chǔ)器的寫(xiě)周期時(shí)序。圖6-16

存儲(chǔ)器的寫(xiě)周期2、存儲(chǔ)器的寫(xiě)周期將數(shù)據(jù)寫(xiě)入存儲(chǔ)器，首先要提供寫(xiě)入地址到存儲(chǔ)器。圖中從A點(diǎn)開(kāi)始，經(jīng)過(guò)tAW時(shí)間，在B點(diǎn)處地址有效，即B點(diǎn)開(kāi)始提供片選信號(hào)，同時(shí)提供寫(xiě)信號(hào)，接著就可以輸入數(shù)據(jù)進(jìn)行寫(xiě)入了。圖6-16中，tAW是地址建立時(shí)間，tW是寫(xiě)脈沖寬度。tW要保持一定的寬度，但也不能太長(zhǎng)，在地址變動(dòng)期間，必須為高，否則可能會(huì)導(dǎo)致誤寫(xiě)入。為保證在片選信號(hào)和讀/寫(xiě)信號(hào)無(wú)效前能將數(shù)據(jù)可靠寫(xiě)入，要求寫(xiě)入的數(shù)據(jù)必須在tDW之前已穩(wěn)定出現(xiàn)在數(shù)據(jù)線(xiàn)上，tDW為數(shù)據(jù)有效時(shí)間。如圖6-16中所示，存儲(chǔ)器的寫(xiě)周期即是A點(diǎn)到D點(diǎn)的時(shí)間，它是地址建立、寫(xiě)脈沖寬度和寫(xiě)操作恢復(fù)時(shí)間三者的總和。

8086CPU在與存儲(chǔ)器進(jìn)行聯(lián)機(jī)工作時(shí)，是通過(guò)地址、數(shù)據(jù)、狀態(tài)控制這三組總線(xiàn)來(lái)進(jìn)行的。CPU為了實(shí)現(xiàn)存儲(chǔ)器的讀/寫(xiě)，要執(zhí)行一個(gè)總線(xiàn)周期來(lái)實(shí)現(xiàn)。一個(gè)總線(xiàn)周期包括四個(gè)T狀態(tài)，在第三個(gè)T狀態(tài)T3時(shí)，CPU檢查存儲(chǔ)器的狀態(tài)，若發(fā)現(xiàn)存儲(chǔ)器未準(zhǔn)備好，則在T3之后自動(dòng)插入等待狀態(tài)TW，用以協(xié)調(diào)快速CPU與慢速存儲(chǔ)器之間的匹配關(guān)系。

1)讀周期時(shí)序圖6-17為8086的存儲(chǔ)器讀時(shí)序。3、8086CPU對(duì)存儲(chǔ)器的讀/寫(xiě)時(shí)序圖6-17

8086存儲(chǔ)器讀時(shí)序

T2中，置總線(xiàn)AD15～AD0為高阻態(tài)，為接收數(shù)據(jù)作準(zhǔn)備。同時(shí)，CPU發(fā)來(lái)讀信號(hào)，并一直維持到T4。

T3中，總線(xiàn)AD15～AD0上出現(xiàn)有效的數(shù)據(jù)信號(hào)，這時(shí)存儲(chǔ)器向CPU發(fā)一個(gè)“準(zhǔn)備好”信號(hào)，于是CPU便可讀取存儲(chǔ)器數(shù)據(jù)。

T4時(shí)，回到高電平，于是總線(xiàn)AD15～AD0又回到高阻態(tài)?？偩€(xiàn)周期T1狀態(tài)，由總線(xiàn)送來(lái)M/、和ALE信號(hào)，M/升起并在T1～T4期間一直保持高電平，表示現(xiàn)在進(jìn)行的是存儲(chǔ)器周期，而不是I/O周期。在地址鎖存允許信號(hào)的后沿，將總線(xiàn)送來(lái)的地址信號(hào)，鎖存到存儲(chǔ)器的總線(xiàn)驅(qū)動(dòng)器的鎖存器中。高8位（D15～D8）允許信號(hào)和A0信號(hào)相結(jié)合，以決定當(dāng)前是存取一個(gè)字還是一個(gè)字節(jié)。例如為低電平而A0為高電平，表示訪(fǎng)問(wèn)高字節(jié)。

2)寫(xiě)周期時(shí)序?qū)懼芷跁r(shí)序也是由T1～T4組成，如圖6-18所示。圖6-18

8086存儲(chǔ)器寫(xiě)時(shí)序

在T1時(shí)CPU發(fā)出M/、ALE和地址信號(hào)，在ALE后沿，將地址信號(hào)鎖存到存儲(chǔ)器的地址總線(xiàn)驅(qū)動(dòng)器中。在T2時(shí)，寫(xiě)入數(shù)據(jù)送來(lái)，并一直維持到T4。T2中發(fā)來(lái)的寫(xiě)信號(hào)也一直維持到T4。T3時(shí)寫(xiě)入，若存儲(chǔ)器“未準(zhǔn)備好”信號(hào)有效，則T3后插入TW等待。T4時(shí)撤銷(xiāo)，存儲(chǔ)器撤銷(xiāo)總線(xiàn)驅(qū)動(dòng)，寫(xiě)操作結(jié)束。返回本章目錄

ROM指在微機(jī)系統(tǒng)的在線(xiàn)運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫(xiě)操作的一類(lèi)存儲(chǔ)器，按照數(shù)據(jù)的寫(xiě)入方式不同,在不斷發(fā)展變化的過(guò)程中，ROM

器件也產(chǎn)生了掩模ROM、PROM

、EPROM

、EEPROM、FLASH

ROM

等各種不同類(lèi)型。6.3只讀存儲(chǔ)器ROM它的內(nèi)容是由半導(dǎo)體制造廠(chǎng)按用戶(hù)提出的要求在芯片的生產(chǎn)過(guò)程中直接寫(xiě)入的，寫(xiě)入之后任何人都無(wú)法改變其內(nèi)容。掩模式只讀存儲(chǔ)器采用二次光刻掩膜工藝制成，首先要制作一個(gè)掩膜板（相當(dāng)于照片的底版），然后通過(guò)掩膜版曝光，在硅片上刻出圖形（相當(dāng)于洗印照片）。制作掩膜板是很麻煩的事，工藝較復(fù)雜，生產(chǎn)周期長(zhǎng)，因此同時(shí)此生產(chǎn)第一片MROM的費(fèi)用很大，而復(fù)制同樣的MROM就很便宜了，所以適合于大批量的生產(chǎn)。MROM的優(yōu)點(diǎn)是：可靠性高，集成度高，形成批量之后價(jià)格便宜。缺點(diǎn)是：用戶(hù)對(duì)制造廠(chǎng)的依賴(lài)性過(guò)大，靈活性差。MROM中的記憶單元可采用二極管、電阻、雙極型晶體管、MOS管等作為耦合元件。通常凡耦合處有元件表示存儲(chǔ)“0”信息，無(wú)元件表示存儲(chǔ)“1”信息。6.3.1掩模式只讀存儲(chǔ)器ROM（MROM）圖6-19所示，是一個(gè)簡(jiǎn)單的4×4

位的MOS

ROM

存儲(chǔ)陣列，采用單譯碼結(jié)構(gòu)。這時(shí)，有兩位地址輸入，經(jīng)譯碼后，輸出四條字選擇線(xiàn)，每條字選擇線(xiàn)選中一個(gè)字，此時(shí)位線(xiàn)的輸出即為這個(gè)字的每一位。此時(shí)，若有管子與其相連（如位線(xiàn)1

和位線(xiàn)4），則相應(yīng)的MOS

管就導(dǎo)通，這些位線(xiàn)的輸出就是低電電平，表示邏輯“0”；而沒(méi)有管子與圖6-19

簡(jiǎn)單的4×4

位的MOS

ROM

存儲(chǔ)陣列與其相連的位線(xiàn)（如位線(xiàn)2

和位線(xiàn)3

），則輸出就是高電平，表示邏輯“

1”。圖6-19

4×4位掩膜式ROM掩模ROM

的存儲(chǔ)單元在生產(chǎn)完成之后，其所保存的信息就已經(jīng)固定下來(lái)了，這給使用者帶來(lái)了不便。為了解決這個(gè)矛盾，設(shè)計(jì)制造了一種可由用戶(hù)通過(guò)簡(jiǎn)易設(shè)備寫(xiě)入信息的ROM

器件，即可編程的ROM

，又稱(chēng)為PROM(Programmable

ROM)

。PROM允許用戶(hù)利用專(zhuān)門(mén)的設(shè)備（編程器）寫(xiě)入自己的程序，但一旦寫(xiě)入后，其內(nèi)容將無(wú)法改變。PROM通過(guò)在晶體管的發(fā)射極與列選通線(xiàn)之間用熔絲進(jìn)行連接,從而實(shí)現(xiàn)可編程的數(shù)據(jù)存儲(chǔ)。在未編程的情況下,各存儲(chǔ)單元的內(nèi)容都是1。用戶(hù)可用寫(xiě)入設(shè)備通過(guò)較高電壓將某些存儲(chǔ)單元的熔絲燒斷，從而在這些單元中寫(xiě)入0。這種寫(xiě)ROM的操作稱(chēng)為對(duì)ROM進(jìn)行編程。由于熔絲燒斷后不可恢復(fù)，固PROM只能被用戶(hù)編程一次，以后就不能修改存儲(chǔ)的數(shù)據(jù)。可編程只讀存儲(chǔ)器PROM從電路結(jié)構(gòu)上有雙極型和MOS型兩種，而雙極型PROM使用較普遍。雙極型PROM雙可分為兩類(lèi)：結(jié)構(gòu)破壞型和熔絲型。熔絲型PROM使用較多，因?yàn)樗x出速度快，一般在50～100μs范圍內(nèi)。由于它們的寫(xiě)入都是不可逆的，所以只能進(jìn)行一次性寫(xiě)入。6.3.2可編程只讀存儲(chǔ)器PROM結(jié)構(gòu)破壞型在每個(gè)行、列線(xiàn)的交點(diǎn)處，制造一對(duì)彼此反向的二極管，它們因?yàn)楸舜朔聪蚨荒軐?dǎo)通，故全部?jī)?nèi)容均為“0”若某位需要寫(xiě)入“1”，則在相應(yīng)的行、列之間加上較高電壓，將反偏的一只二極管永久性擊穿，只留下正向?qū)ǖ囊恢欢O管，故該位被寫(xiě)入“1”。熔絲型的基本記憶單元電路是由三極管T連接-段鎳-鉻熔絲組成的。典型的PROM芯片出廠(chǎng)時(shí)，T與位線(xiàn)之間的熔絲都存在，表示全部?jī)?nèi)容均為“0”。當(dāng)用戶(hù)需要某一位寫(xiě)入“1”時(shí)，則設(shè)法將T管的電流加大為正常工作電流的五位以上，從而使鎳-鉻熔絲熔斷，“1”被寫(xiě)入。由于熔絲熔斷之后不能再恢復(fù)，顯然是不可逆轉(zhuǎn)的。另外一種可編程的ROM允許存儲(chǔ)的內(nèi)容被擦除以寫(xiě)入新的數(shù)據(jù)，它采用可編程的存儲(chǔ)單元，將已寫(xiě)入數(shù)據(jù)的存儲(chǔ)器芯片放在紫外線(xiàn)下照射一定時(shí)間就可擦除其中的內(nèi)容，這種芯片稱(chēng)為可擦PROM或EPROM（Erasable

Programmable

ROM）。EPROM不僅可以由用戶(hù)利用編程器寫(xiě)入信息，而且可以對(duì)其內(nèi)容進(jìn)行多次改寫(xiě)。它出廠(chǎng)時(shí)，存儲(chǔ)內(nèi)容為全“1”，用戶(hù)可以根據(jù)需要將其中某些記憶單元改為“0”。當(dāng)需要更新存儲(chǔ)內(nèi)容時(shí)可以將原存儲(chǔ)內(nèi)容擦除（恢復(fù)全“1”），以便再寫(xiě)入新的內(nèi)容。6.3.3

紫外光擦除可編程只讀存儲(chǔ)器EPROM圖6-20

2764的引腳這種ROM的存儲(chǔ)單元一般采用MOS晶體管。該芯片的上方有一個(gè)石英玻璃的窗口，通過(guò)紫外線(xiàn)照射，芯片電路中的浮空晶柵上的電荷會(huì)形成光電流泄漏走，使電路恢復(fù)起始狀態(tài)，從而將寫(xiě)入的信號(hào)擦去。這一類(lèi)芯片特別容易識(shí)別，其封裝中含有“石英玻璃窗”，一個(gè)編程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干紙蓋住，以防止陽(yáng)光照射而丟失數(shù)據(jù)。2764、2716是典型的EPROM芯片，可用紫外光擦除，2764芯片有28個(gè)引腳，如圖6-20所示。

6）：片選引腳。

7）：編程信號(hào)引腳，要對(duì)某單元寫(xiě)入時(shí)，應(yīng)對(duì)該引腳輸入一個(gè)寬度為50ms的正脈沖。

8）：輸出允許信號(hào)引腳，低電平有效，當(dāng)其有效時(shí)，所存儲(chǔ)的數(shù)據(jù)可讀出。

EPROM有4種工作方式：讀、編程、校驗(yàn)和禁止編程，見(jiàn)表6-2。

1）A0-A12：地址線(xiàn)，共13條。

2）D0-D7：8位數(shù)據(jù)線(xiàn)。由此可知2764的容量為：213=8KB=8K×8b3）Vcc:電源，接+5V。

4）GND：地線(xiàn)。

5）Vpp：工作方式電壓。+5v時(shí)為讀數(shù)方式；+25v時(shí)為編程方式。表6-2

2764工作方式在讀方式下，VPP接+5V，從地址線(xiàn)A12～A0輸入所選單元的地址，和端為低電平時(shí)，數(shù)據(jù)線(xiàn)上出現(xiàn)所尋址單元的數(shù)據(jù)。注意芯片允許信號(hào)必須在地址穩(wěn)定后有效。在編程方式下，VPP接+25V，從A12～A0端輸入要編程單元的地址，在D7-D0端輸入編程數(shù)據(jù)。在端加上編程脈沖（寬度為50ms的TTL高電平脈沖），即可實(shí)現(xiàn)寫(xiě)入。注意，必須在地址和數(shù)據(jù)穩(wěn)定后，才能加上編程脈沖。校驗(yàn)方式總是和編程方式配合使用，每次寫(xiě)入1個(gè)字節(jié)數(shù)據(jù)后，緊接著將寫(xiě)入的數(shù)據(jù)讀出，檢查己寫(xiě)入的信息是否正確。

Inter2716芯片如圖6-21所示。圖6-21

2716的引腳引腳A10–A