計(jì)算機(jī)硬件基礎(chǔ)中央處理器對(duì)應(yīng)教材

計(jì)算機(jī)硬件基礎(chǔ)中央處理器對(duì)應(yīng)教材2主要內(nèi)容微處理器的一般結(jié)構(gòu)8086微處理器的組成、引腳功能8086的內(nèi)部寄存器和標(biāo)志位8086的存儲(chǔ)器組織3§4.1

微處理器的一般結(jié)構(gòu)運(yùn)算器算術(shù)邏輯運(yùn)算，由加法器和(ALU)一些輔助邏輯電路組成指令流控制控制器時(shí)序控制，產(chǎn)生節(jié)拍定時(shí)信號(hào)指令譯碼和操作控制寄存器組存放臨時(shí)數(shù)據(jù)、運(yùn)算的中間結(jié)果、運(yùn)算特征、操作數(shù)地址性能：8位→16位→

32位→

64位主要部件4§4.28086微處理器主要內(nèi)容：8086外部引線及功能；8086的內(nèi)部結(jié)構(gòu)和特點(diǎn)；8086的工作時(shí)序。568086的硬件特性16位微處理器，CMOS型，40引腳DIP封裝16位數(shù)據(jù)總線，20位地址總線功耗：＋5V，360mA（低功耗型80C86僅需10mA）輸入特性：輸入電流≤0.01mA邏輯0：≤0.8V邏輯1：≥2.0V輸出特性：邏輯0：≤0.45V，最大2.0mA邏輯1：≥2.4V，最大-0.4mA輸出引腳負(fù)載能力：74HC、74ALS、74AS、74F負(fù)載≤10個(gè)74LS負(fù)載≤5個(gè)74、74S負(fù)載≤1個(gè)7一、指令流水線取指令指令譯碼取操作數(shù)執(zhí)行指令存放結(jié)果CPU執(zhí)行一條指令的過(guò)程類(lèi)似于工廠生產(chǎn)流水線，被分解為多個(gè)小的步驟，稱(chēng)為指令流水線。原料調(diào)度分配生產(chǎn)線成品倉(cāng)庫(kù)出廠數(shù)據(jù)和程序指令控制器的調(diào)度分配ALU等功能部件處理后的數(shù)據(jù)存儲(chǔ)器輸出8指令流水線指令流水線有兩種運(yùn)作方式：串行方式：取指令和執(zhí)行指令在不同的時(shí)刻按順序執(zhí)行。并行方式：取指令和執(zhí)行指令可同時(shí)執(zhí)行，需要有能并行工作的硬件的支持。9串行工作方式8086以前的CPU采用串行工作方式取指令1執(zhí)行1取指令2執(zhí)行2CPUBUS忙碌忙碌取指令3執(zhí)行3忙碌空閑空閑空閑t1t0t2t3t4t56個(gè)周期執(zhí)行了3條指令10并行工作方式8086CPU采用并行工作方式取指令1取指令2取指令3取指令4執(zhí)行1執(zhí)行2執(zhí)行3BUS忙碌執(zhí)行4CPUt1t0t2t3t4t5取指令5執(zhí)行5忙碌忙碌忙碌忙碌忙碌6個(gè)周期執(zhí)行了5條指令11并行操作的前提取指令部件和指令執(zhí)行部件要能夠并行工作；各部件執(zhí)行時(shí)間基本相同，否則需再細(xì)分；取指令部件取出的指令要能暫存在CPU內(nèi)部某個(gè)地方；指令執(zhí)行部件在需要時(shí)總能立即獲得暫存的指令；需要解決轉(zhuǎn)移指令問(wèn)題。128086CPU的特點(diǎn)采用并行流水線工作方式：

通過(guò)設(shè)置指令預(yù)取隊(duì)列（IPQ）實(shí)現(xiàn)對(duì)內(nèi)存空間實(shí)行分段管理：將內(nèi)存分段并設(shè)置地址段寄存器，以實(shí)現(xiàn)對(duì)1MB空間的尋址。支持多處理器系統(tǒng)：8087FPU(FloatingPointUnit)執(zhí)行部件取指部件13二、8086CPU的引線及功能引腳定義的方法可大致分為：每個(gè)引腳只傳送一種信息（如RD）電平的高低代表不同的含義（如M/IO）在不同模式下有不同的名稱(chēng)和定義（如WR/LOCK）分時(shí)復(fù)用引腳（如AD15～AD0）引腳的輸入、輸出分別傳送不同的信息（如RQ/GT0）14主要引線地址總線、數(shù)據(jù)總線：AD15～AD0：三態(tài)(高、低、高阻)地址/數(shù)據(jù)復(fù)用引腳。ALE=1時(shí)作為地址線A16～A0，ALE=0時(shí)作為數(shù)據(jù)線D16～D0。傳送地址時(shí)為輸出，傳送數(shù)據(jù)時(shí)為雙向。A19-A16/S6-S3：輸出，三態(tài)地址/狀態(tài)復(fù)用引腳。ALE=1時(shí)作為地址線A19～A16，ALE=0時(shí)作為控制信號(hào)。15主要引線控制信號(hào)：WR：輸出，三態(tài)寫(xiě)選通信號(hào)，表示CPU正在寫(xiě)數(shù)據(jù)到MEM或I/O設(shè)備。RD：輸出，三態(tài)讀信號(hào)，表示CPU正在從總線上讀來(lái)自于MEM或I/O設(shè)備的數(shù)據(jù)。M/IO：輸出，三態(tài)區(qū)分是讀寫(xiě)存儲(chǔ)器還是讀寫(xiě)I/O端口（即地址總線上的地址是存儲(chǔ)器地址還是I/O端口地址）。16主要引線DEN：輸出，三態(tài)數(shù)據(jù)總線允許信號(hào)。用來(lái)打開(kāi)外部數(shù)據(jù)總線緩沖器。DT/R：輸出，三態(tài)表明CPU正在傳送還是接收數(shù)據(jù)，用來(lái)作為外部數(shù)據(jù)總線緩沖器的方向控制；ALE：輸出地址鎖存允許信號(hào)，表示地址/數(shù)據(jù)總線上傳輸?shù)氖堑刂沸盘?hào)。以上三個(gè)信號(hào)的用法見(jiàn)下頁(yè)圖17主要引線RESET：輸入復(fù)位信號(hào)，保持4個(gè)以上時(shí)鐘周期的高電平時(shí)將引起CPU進(jìn)入復(fù)位過(guò)程（中斷允許標(biāo)志位(IF)清0，并從存儲(chǔ)單元FFFF0H開(kāi)始執(zhí)行指令）；BHE/S7：輸出高8位數(shù)據(jù)總線允許。在讀/寫(xiě)操作期間允許高8位數(shù)據(jù)總線D16～D8有效（即讀/寫(xiě)數(shù)據(jù)的高8位）。READY：輸入準(zhǔn)備就緒。用于與存儲(chǔ)器或I/O接口的同步。=0時(shí)CPU進(jìn)入等待狀態(tài)（插入1個(gè)或多個(gè)等待周期）。18三、8086CPU的內(nèi)部結(jié)構(gòu)8086內(nèi)部由兩部分組成：執(zhí)行單元（EU）總線接口單元（BIU）19執(zhí)行單元功能：執(zhí)行指令，具體操作如下

從IPQ中取指令代碼

譯碼

完成指定的操作

結(jié)果保存到目的操作數(shù)

運(yùn)算特征保存在標(biāo)志寄存器FLAGS（僅對(duì)影響標(biāo)志的指令）20總線接口單元功能：從內(nèi)存中取指令到指令預(yù)取隊(duì)列IPQ；負(fù)責(zé)與內(nèi)存或I/O接口之間的數(shù)據(jù)傳送；在執(zhí)行轉(zhuǎn)移指令時(shí)，BIU將清除IPQ，然后從轉(zhuǎn)移的目的地址處開(kāi)始取指令并重新填充IPQ。218086結(jié)構(gòu)特點(diǎn)小結(jié)有EU和BIU兩個(gè)獨(dú)立的、同時(shí)運(yùn)行的部件二者通過(guò)IPQ構(gòu)成一個(gè)兩工位流水線指令被EU和BIU按流水線方式處理：提高了CPU的運(yùn)行速度；提高了CPU的執(zhí)行效率；降低了對(duì)存儲(chǔ)器存取速度的要求。22四、8086的工作時(shí)序工作時(shí)序分為很多小的時(shí)間片:時(shí)鐘周期

一個(gè)時(shí)鐘脈沖所持續(xù)的時(shí)間。時(shí)鐘周期越短，CPU執(zhí)行速度越快。總線周期

通過(guò)總線對(duì)存儲(chǔ)器或I/O接口進(jìn)行一次訪問(wèn)所需要的時(shí)間。一般包括4個(gè)時(shí)鐘周期。

23總線周期中各時(shí)鐘周期的操作T1周期CPU向存儲(chǔ)器或I/O發(fā)送地址CPU向地址/數(shù)據(jù)分離器（地址鎖存器）發(fā)送ALE信號(hào)T2周期給存儲(chǔ)器或I/O發(fā)送寫(xiě)入的數(shù)據(jù)測(cè)試READY引腳狀態(tài)，以決定是否插入等待周期發(fā)出RD或WR信號(hào)T3周期等待存儲(chǔ)器或I/O存取數(shù)據(jù)完成使數(shù)據(jù)在CPU與存儲(chǔ)器或I/O之間傳輸T4周期寫(xiě)入數(shù)據(jù)讀/寫(xiě)總線周期的信號(hào)波形見(jiàn)下頁(yè)圖。24數(shù)據(jù)寫(xiě)入存儲(chǔ)器時(shí)的總線操作

——寫(xiě)總線周期①由ALE信號(hào)將地址鎖存到地址鎖存器②DEN=0并且DT/R=1時(shí)打開(kāi)總線緩沖器，將其放到系統(tǒng)數(shù)據(jù)總線上③此信號(hào)與M/IO信號(hào)共同構(gòu)成存儲(chǔ)器寫(xiě)控制信號(hào)，將數(shù)據(jù)寫(xiě)入存儲(chǔ)器25數(shù)據(jù)從存儲(chǔ)器讀出的總線操作

——讀總線周期③DEN=0并且DT/R=0時(shí)打開(kāi)總線緩沖器，將其放到CPU總線上，供CPU讀入較完整的讀總線周期②此信號(hào)與M/IO信號(hào)共同構(gòu)成存儲(chǔ)器讀控制信號(hào)①由ALE信號(hào)將地址鎖存到地址鎖存器26§4.38086內(nèi)部寄存器組8086寄存器組又稱(chēng)為8086的程序設(shè)計(jì)模型它是程序設(shè)計(jì)中惟一可見(jiàn)的CPU部件它是系統(tǒng)程序設(shè)計(jì)員的操作對(duì)象含14個(gè)16位寄存器，按功能可分為三類(lèi)：通用寄存器，8個(gè)段寄存器，4個(gè)控制寄存器，2個(gè)278086寄存器概貌SPIPFLAGSAHALBHBLCHCLDHDLAXBXCXDXBPSIDICSDSESSS通用寄存器控制寄存器段寄存器16位16位28一、通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）29數(shù)據(jù)寄存器用途：存放臨時(shí)數(shù)據(jù)和存放運(yùn)算操作數(shù)。（例）每個(gè)均為16位，但又可分為2個(gè)8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL例如：若(AX)＝1234H,則(AH)＝12H,(AL)＝34H30數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器所有I/O指令都通過(guò)AX（AL）與接口傳送信息;中間運(yùn)算結(jié)果也多放于AX（AL）中；乘除法指令的一個(gè)操作數(shù)必須在AX（AL）中。BX：基址寄存器在間接尋址中用于存放操作數(shù)的基地址。CX：計(jì)數(shù)寄存器用于在循環(huán)指令或串操作指令中存放計(jì)數(shù)值。DX：數(shù)據(jù)寄存器在間接尋址的I/O指令中存放I/O端口地址；在32位乘除法運(yùn)算時(shí)，存放高16位數(shù)。31地址指針寄存器SP：堆棧指針寄存器其內(nèi)容為堆棧棧頂?shù)钠频刂?；任何堆棧操作后，SP都會(huì)自動(dòng)增/減量。BP：基址指針寄存器在間接尋址中用于存放操作數(shù)的基地址；常用于訪問(wèn)存放在堆棧中的數(shù)據(jù)。32BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，默認(rèn)情況下：用BX作為指針?biāo)L問(wèn)的數(shù)據(jù)在數(shù)據(jù)段（DS段）；用BP作為指針?biāo)L問(wèn)的數(shù)據(jù)在堆棧段（SS段）。注：間接尋址時(shí)僅BX、BP、SI、DI可用于存儲(chǔ)器尋址；僅DX可用于I/O尋址。33變址寄存器SI：源變址寄存器，用于訪問(wèn)源操作數(shù)DI：目標(biāo)變址寄存器，用于訪問(wèn)目的操作數(shù)常用于操作數(shù)的間接尋址或變址尋址。在串操作指令中，SI存放源操作數(shù)的偏移地址，而DI存放目標(biāo)操作數(shù)的偏移地址。34二、段寄存器用于存放邏輯段的段基地址（簡(jiǎn)稱(chēng)段地址）CS：代碼段寄存器。代碼段存放指令代碼DS：數(shù)據(jù)段寄存器ES：附加段寄存器SS：堆棧段寄存器：指示堆棧區(qū)域的位置這兩個(gè)段存放操作數(shù)堆棧段SS數(shù)據(jù)段DS/ES代碼段CS35三、控制寄存器IP：指令指針寄存器其內(nèi)容為下一條要執(zhí)行的指令的偏移地址。FLAGS：標(biāo)志寄存器存放指令執(zhí)行結(jié)果的特征：有些指令（如算術(shù)指令）要改變FLAGS的內(nèi)容(影響FLAGS)；有些指令對(duì)FLAGS無(wú)影響。6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3個(gè)控制標(biāo)志位（IF，TF，DF）P71例ODITSZAPC1502467891011FLAGS36§4.48086的存儲(chǔ)器組織8086可訪問(wèn)1MB的存儲(chǔ)空間（為什么？）哪個(gè)寄存器能夠放得下20位的地址？用分段的方法解決。段是存儲(chǔ)器中的一塊區(qū)域段起始于存儲(chǔ)器內(nèi)16字節(jié)整倍數(shù)的邊界處。段首地址的最低4位一定為0用段和偏移的組合訪問(wèn)存儲(chǔ)單元每個(gè)段最大為64KB，最小為16B（為什么？）所有存儲(chǔ)單元的地址都由段地址加偏移地址組成段地址被裝入段寄存器中以供尋址使用偏移地址用于在64KB存儲(chǔ)器段內(nèi)選擇任一單元37段和偏移設(shè)段起始地址=60000H段地址偏移地址0～FFFFH6A000H12H60000H6000段寄存器偏移地址＝A000H···0000段地址(16位)段起始地址×××???×××38物理地址和邏輯地址物理地址:存儲(chǔ)單元的硬件地址物理地址=段地址×16(或段地址左移4位)+偏移地址邏輯地址:段和偏移形式的地址邏輯地址用于匯編語(yǔ)言程序設(shè)計(jì)以下地址都是邏輯地址的例子：2500H:0100H段地址A000H偏移地址0001H39例1：已知CS=1055H，DS=250AHES=2EF0H，SS=8FF0H

數(shù)據(jù)段中某操作數(shù)偏移地址=0204H各段首地址=?畫(huà)出各段在內(nèi)存中的分布該操作數(shù)的物理地址=?這個(gè)例子說(shuō)明：段與段可以不連續(xù)段之間可以重疊10550H250A0H2EF00H8FF00HDS段ES段SS段CS段40默認(rèn)段和偏移寄存器8086規(guī)定了訪問(wèn)存儲(chǔ)器段的規(guī)則：此規(guī)則定義了段地址寄存器和偏