模擬集成電路設計A卷B卷標答郭婷

華中科技大學華學院年第學《擬成路計理期考A卷課程性：必修考試時：11月日

使用范：本科考試方：開卷學

專

班

學姓

成題號

一

二

三

四

五

總分得分一填題每分共分、與其它類型的晶體管相比器的尺寸很容易____比____小CMOS電被證明具較低__制造成本。、放應用時，通常使MOS管工作_飽和區(qū)，電流受柵源過驅(qū)動電壓控制，我們定_跨導來表示電壓轉(zhuǎn)換電流的能力。、λ為溝長調(diào)制效應系數(shù)，對于較長的溝道λ值較小_（較大、較小、源跟隨器主要應用是起_電壓緩沖_的作用。、共源共柵放大器結(jié)構(gòu)的一個重要特性就_輸出阻抗_高，因此可以做成_恒定電流源。、由于_尾電流源輸出阻抗為有限或_電路不完全對稱等因素，共模輸入電平的變化會引起差動輸出的改變。、理想情況下，電流鏡_構(gòu)可以精確地復制電流而不受工藝和溫度的影響，實際應用中，為了抑制溝長調(diào)制效應帶來的誤差，可以進一步將其改進共源共柵電流鏡_構(gòu)。、為方便求解，在一定條件下可_極點—結(jié)點關聯(lián)法估算系統(tǒng)的極點頻率。、與差動對結(jié)合使用的有源電流鏡結(jié)構(gòu)如下圖所示，電路的輸入電容C為_（－A）__inF

-1-1、λ為溝長調(diào)制效應系數(shù)，λ值溝道長度_反比（正比、反比二名解（題3分，15）、阱解：在CMOS工中PMOS與NMOS必須做在同一襯底上，其中某一類器件要做在一個“局部襯底”上，這塊與襯底摻雜類型相反的“局部襯底”叫做阱。、亞閾值導電效應解：實際上V=V時，一個“弱”的反型層仍然存在并有一些源漏電流，甚至V<V時IGSTHTHD也并非是無限小，而是與V呈指數(shù)關系，這種效應叫閾值導電效應。GS、溝道長度調(diào)制解：當柵與漏之間的電壓增大時，實際的反型溝道長度逐漸減小，也就是說L實上V的數(shù)，DS這種效應稱為溝道長度調(diào)制。、等效跨導解：對于某種具體的電路結(jié)構(gòu)，定義、米勒定理

V

為電路的等效跨導，來表示輸入電壓轉(zhuǎn)換成輸出電流的能力解：如果將圖（）的電路轉(zhuǎn)換成圖）的電路，則Z=Z/(1-A)，1VV種現(xiàn)象可總結(jié)為米勒定理。

)，其中A=V/V。VYX、阱解CMOS工中PMOS管NMOS管須做在同一襯底上，若襯底為型則PMOS管做在一個型“局部襯底”上，這塊與襯底摻雜類型相反的N“局部襯底”叫做N阱、有源電流鏡解：像有源器件一樣用來處理信號的電流鏡結(jié)構(gòu)叫做有源電流鏡。、輸出擺幅解輸出電壓最大值與最小值之間的差。

DSDoxGSTHDSDoxGSTH三畫題每分共分、以V作參數(shù)畫出NMOS晶管的I~V曲線。DSD要求）三條曲線V的分為V、V、V，中V；有適當?shù)姆治鯠SDS2DS3DS1DS2DS3推導過程，并標出曲線中關鍵轉(zhuǎn)折點的坐標。（2畫兩條曲線，V的值分別為V、V<0；出曲線中關鍵轉(zhuǎn)折點的坐標。DSBS解）

GS

V

TH

,IDVTH

VGS

VTH

VIVV)L

2V

GS

VTH

V

DS

,ID

ox

L

(

GS

VTH

V

DS

V

DS

2

、畫出差動對的輸入輸出特性曲線ΔIΔVDin要求）出曲線中關鍵轉(zhuǎn)折點和極限點的坐標；（2由圖分析：通過什么措施可以使差動對的線性度更好。解：

其中，

，增大ISS或小，使電路的線性更好。四簡（每分，共21分器即使沒傳輸電流也可能導通說法正確么？為什么？解：正確當

DS

GS

TH

時，器件工作在深線性區(qū)，此時雖然足夠V可以滿足器件的導GS通條件，但是V很小，以至于沒有傳輸電流。DS、什么是體效應？體效應會對電路產(chǎn)生什么影響？解理想情況下是假設晶體管的底和源是短接的際上兩者并不一定電位相同當V變更負時，BV增加，這種效應叫做體效應。體效應會改變晶體管閾值電壓。TH、帶有源極負反饋的共源極放大電路相對于基本共源極電路有什么優(yōu)點？解有源極負反饋的共源極放大電路的等效跨導表達式

得R>>1/g≈，m所以漏電流是輸入電壓的線性函數(shù)以相對于基本共源極電路有極負反饋的共源極放大電路具有更好的線性。在輸電流為零的情況下，器也能導通么？說明理由。解：可能當

DS

GS

TH

時，器件工作在深線性區(qū)，此時雖然足夠V可以滿足器件的導GS通條件，但是V很小，以至于沒有傳輸電流DS五分計題共34分）（下列題目中使用教材表所的器件數(shù)據(jù)，所有器件尺寸都是有效值，單位均為微米分）假λ=，算圖示電路的小信號增益（表達式解：

Av

RDm1m2分）差動電路如圖所示I=1mA，=3V(W/L)=50/0.5。DD24

-1-344-1--1-344-1-（1假γ，求差動電壓增益；（2）V時如果I上壓降至少為0.4V求最小的允許輸入共模電平。解）I=0.5mA，g=3.66×，r×DON

Ω，r=10OP

Ω(r||mNOP（2

TH

TH

|V||)|0.90.4|)VFFV，Vin,CM分(W/L)=10/0.5，(W/L)=10/0.5，I=100μA，=3V，加到M、M柵的入共模電平NDD1等于。（1分別計算流過晶體管M、M、M、、M的流；3567（2假λ，分別計算γ=0和γ=0.45V時P點位。解）I=I=50A，I=I=200μA，IμA37（2γ：VγV（VVV（VV=0.30