集成電路封測(cè)行業(yè)后摩爾時(shí)代對(duì)先進(jìn)封裝依賴(lài)增加分析

集成電路封測(cè)行業(yè)后摩爾時(shí)代對(duì)先進(jìn)封裝依賴(lài)增加分析集成電路封測(cè)行業(yè)后摩爾時(shí)代對(duì)先進(jìn)封裝依賴(lài)增加隨著下游應(yīng)用領(lǐng)域?qū)呻娐沸酒墓δ?、能耗及體積要求越來(lái)越高，集成電路技術(shù)發(fā)展形成了兩個(gè)方向：?jiǎn)涡酒到y(tǒng)（SoC，SystemonChip）和系統(tǒng)級(jí)封裝（SiP，SysteminPackage）。其中單芯片系統(tǒng)（SoC）是從設(shè)計(jì)和晶圓制造角度出發(fā)，將系統(tǒng)所需的組件和功能集成到一枚芯片上；系統(tǒng)級(jí)封裝（SiP）則是從封裝角度出發(fā)，將不同功能的芯片和元器件組裝到一個(gè)封裝體內(nèi)。2015年之后，隨著晶圓制程開(kāi)發(fā)難度的加大，以及高端制程制造成本的陡然提升，集成電路制造行業(yè)步入后摩爾時(shí)代。在后摩爾時(shí)代，同單芯片系統(tǒng)（SoC）相比，系統(tǒng)級(jí)封裝（SiP）開(kāi)發(fā)成本較低、開(kāi)發(fā)周期較短、集成方式靈活多變，具有更大的設(shè)計(jì)自由度。針對(duì)有更多功能、更高頻率、更低功耗需求的應(yīng)用市場(chǎng)，包括5G通信用的射頻前端、物聯(lián)網(wǎng)用的傳感器芯片、智能汽車(chē)用的功率芯片等，系統(tǒng)級(jí)封裝（SiP）具有較為顯著的優(yōu)勢(shì)，下游應(yīng)用領(lǐng)域?qū)ο冗M(jìn)封裝的依賴(lài)程度增加，先進(jìn)封裝企業(yè)迎來(lái)更好的發(fā)展機(jī)遇。行業(yè)復(fù)蘇可期，有望開(kāi)啟新成長(zhǎng)半導(dǎo)體產(chǎn)業(yè)具有強(qiáng)周期性特征，目前仍處于下行階段。2020年線上經(jīng)濟(jì)崛起疊加經(jīng)濟(jì)刺激，催化消費(fèi)電子爆發(fā)和汽車(chē)電子加速滲透，行業(yè)景氣度逐步復(fù)蘇。2022年受歐洲地緣風(fēng)險(xiǎn)升級(jí)、美國(guó)持續(xù)高通脹、全球疫情反復(fù)等外部因素影響，全球三大半導(dǎo)體市場(chǎng)需求持續(xù)低迷，2022半導(dǎo)體銷(xiāo)售額增速逐季下滑。隨疫情放開(kāi)全球經(jīng)濟(jì)回暖，5G、數(shù)據(jù)中心、智能汽車(chē)等下游需求持續(xù)發(fā)展，2023年有望迎來(lái)觸底反彈。據(jù)臺(tái)積電預(yù)測(cè)，2023H1全球半導(dǎo)體供應(yīng)鏈庫(kù)存水位將回落至健康水平，2023H2市場(chǎng)有望實(shí)現(xiàn)復(fù)蘇。下游廠商進(jìn)入庫(kù)存去化周期，封測(cè)行業(yè)訂單有所下滑。封測(cè)作為半導(dǎo)體加工的下游環(huán)節(jié)，受下游半導(dǎo)體市場(chǎng)及終端消費(fèi)市場(chǎng)需求波動(dòng)影響，也存在較為明顯的周期特性。繁榮階段下游廠商提前備貨導(dǎo)致庫(kù)存高企，封測(cè)企業(yè)訂單量持續(xù)下滑，行業(yè)設(shè)備稼動(dòng)率整體處于低位。市場(chǎng)景氣度下滑將驅(qū)動(dòng)行業(yè)庫(kù)存加速出清，伴隨未來(lái)下游需求復(fù)蘇，供需結(jié)構(gòu)將逐步改善，封測(cè)環(huán)節(jié)有望充分受益。封測(cè)板塊重點(diǎn)公司估值回落至歷史地位，或已充分消化行業(yè)下行預(yù)期。以A股上市公司長(zhǎng)電科技、通富科技、晶方科技為例，三家公司當(dāng)前股價(jià)對(duì)應(yīng)PE分別為14．9/40．0/35．3倍，歷史分位為0．4%/1．4%/4．9%；當(dāng)前股價(jià)對(duì)應(yīng)PB分別為2．06/2．63/3．41，歷史分位為15．3%/16．6%/11．8%，（數(shù)據(jù)再次核對(duì)）均處于歷史低位，接近2018~2019年下行周期底部水平。隨著經(jīng)濟(jì)復(fù)蘇需求修復(fù)、行業(yè)景氣度好轉(zhuǎn)等，封測(cè)公司業(yè)務(wù)有望開(kāi)啟新一輪成長(zhǎng)。Chiplet市場(chǎng)前景廣闊Chiplet方案在架構(gòu)設(shè)計(jì)上彈性高，有望成為HPC和IoT領(lǐng)域的優(yōu)先解決方案。1）大數(shù)據(jù)、人工智能和物聯(lián)網(wǎng)加持下，高性能計(jì)算、機(jī)器學(xué)習(xí)、自動(dòng)駕駛等新興應(yīng)用加速高算力異構(gòu)集成芯片需求增長(zhǎng)。Chiplet系統(tǒng)作為超級(jí)異構(gòu)系統(tǒng)，先進(jìn)的集成技術(shù)在3D空間的擴(kuò)展可以極大提高芯片規(guī)模，如新世代服務(wù)器CPU采用的高內(nèi)核數(shù)架構(gòu)，極大提升處理器極限性能。據(jù)Omdia預(yù)計(jì)，2024年計(jì)算領(lǐng)域?qū)⒊蔀镃hiplet的主要應(yīng)用市場(chǎng)，收入占比達(dá)到92%。2）Chiplet可提供一種IoT芯片的組裝化思路，在架構(gòu)設(shè)計(jì)中更合理權(quán)衡功能和工藝，定制化組合產(chǎn)品有望解決IoT行業(yè)終端應(yīng)用場(chǎng)景和技術(shù)需求碎片化的痛點(diǎn)。全球Chiplet市場(chǎng)增長(zhǎng)勢(shì)頭強(qiáng)勁。根據(jù)Omdia測(cè)算，全球基于Chiplet方案的半導(dǎo)體器件市場(chǎng)規(guī)模將從2018年6．45億美元攀升至2024年58億美元，CAGR為44．20%。長(zhǎng)期看，隨著各垂直領(lǐng)域智能化趨勢(shì)持續(xù)滲透，圖形處理、安全引擎、人工智能（AI）整合、低功耗物聯(lián)網(wǎng)控制器等各種異構(gòu)應(yīng)用處理器需求提升，2035年全球市場(chǎng)規(guī)模將進(jìn)一步成長(zhǎng)至570億美元，2018-2035年CAGR為30．16%。目前支持Chiplet的先進(jìn)封裝方案按物理結(jié)構(gòu)和電氣連接方式主要可分為MCM（2D）、2．5D、3D封裝等類(lèi)型，其中2．5D/3D是當(dāng)前先進(jìn)封裝的布局主線。MCM（MultiChipModule）是常見(jiàn)的2D集成應(yīng)用，是將多個(gè)裸芯片高密度水平安裝在同一多層基板上構(gòu)成一個(gè)完整的部件。3D封裝則將各芯片進(jìn)行堆疊，在芯片制作電晶體（CMOS）結(jié)構(gòu)，直接在芯片上打孔和布線電氣連接上下層芯片，封裝密度可得到大幅提升，但是技術(shù)門(mén)檻較高。2．5D封裝則將多個(gè)芯片并列排在帶有垂直互連通孔（TSV）、高密度金屬布線（RDL）、微凸點(diǎn)（Bumps）的中介層上，實(shí)現(xiàn)裸片和基板之間的連接，相比2D封裝基于硅中介層的封裝技術(shù)提供更高的I/O密度和更低的傳輸延遲和功耗，同時(shí)優(yōu)化3D封裝芯片內(nèi)TSV的高溫和鉆孔難度問(wèn)題，具備較高性?xún)r(jià)比優(yōu)勢(shì)。Chiplet方案對(duì)封裝工藝提出更高要求，將持續(xù)推動(dòng)先進(jìn)封裝技術(shù)整合。Chiplet與SiP相似，都是進(jìn)行不同元件間的整合與封裝，而Chiplet的各裸芯片之間是彼此獨(dú)立的，整合層次更高。Chiplet方案需要減少die-to-die互連時(shí)延同時(shí)保證信號(hào)傳輸質(zhì)量，要求實(shí)現(xiàn)更高的芯片布線密度，進(jìn)一步催化先進(jìn)封裝向高集成、高I/O密度的路線發(fā)展。目前主流集成電路封裝按內(nèi)部結(jié)構(gòu)分為倒裝封裝（FlipChip）和晶圓級(jí)封裝（WLCSP），實(shí)現(xiàn)封裝互連密度提升主要有兩種路徑，即主流的倒裝封裝需要進(jìn)一步優(yōu)化鍵合與組裝工藝，縮小凸點(diǎn)間距；或者進(jìn)行多芯片系統(tǒng)級(jí)封裝時(shí)采用晶圓級(jí)Fan-in和Fan-out結(jié)構(gòu)設(shè)計(jì)，實(shí)現(xiàn)不同工藝的融合創(chuàng)新。國(guó)際IDM、Fab、OSAT巨頭持續(xù)加強(qiáng)相關(guān)研發(fā)投資力度與產(chǎn)能布建，推出融合多種先進(jìn)封裝技術(shù)的系統(tǒng)級(jí)方案。目前全球先進(jìn)封裝Intel、TSMC、Samsung等國(guó)際巨頭多家公司均創(chuàng)建起獨(dú)立的Chiplet生態(tài)系統(tǒng)，其中Intel和臺(tái)積電已突破超高布線密度的3D混合鍵合技術(shù)，在Chiplet先進(jìn)封裝市場(chǎng)處于領(lǐng)先地位。1）臺(tái)積電先進(jìn)封裝布局具有市場(chǎng)前瞻性，推出的3DFabric平臺(tái)，搭載前端3DSiliconStacking（SoIC）和后端CoWoS系列、InFO等先進(jìn)封裝技術(shù)，目前已形成相對(duì)成熟的各層級(jí)2．5D/3D封裝解決方案，以滿(mǎn)足高性能計(jì)算、移動(dòng)運(yùn)算、汽車(chē)電子、消費(fèi)電子等多樣化市場(chǎng)需求。2）Intel于2019年推出的Co-EMIB方案，融合2DEMIB封裝和Foveros3D封裝技術(shù)，利用高密度的互連技術(shù)，讓芯片在水平和垂直方向上同時(shí)獲得延展，實(shí)現(xiàn)高帶寬、低功耗和相當(dāng)有競(jìng)爭(zhēng)力的I/O密度。Intel憑借混合鍵合技術(shù)（HybridBonding），芯片接口凸點(diǎn)密度未來(lái)有望縮減到10μm，凸點(diǎn)數(shù)量達(dá)到每平方毫米10000個(gè)。目前國(guó)內(nèi)在先進(jìn)制程技術(shù)上與國(guó)際廠商仍存在明顯差距，Chiplet方案為國(guó)內(nèi)芯片制造業(yè)提供彎道超車(chē)機(jī)會(huì)。國(guó)內(nèi)芯片廠商可以通過(guò)采用Chiplet方案來(lái)彌補(bǔ)國(guó)內(nèi)先進(jìn)制程產(chǎn)業(yè)鏈落后的劣勢(shì)，一定程度上通過(guò)先進(jìn)封裝來(lái)提升芯片性能。國(guó)內(nèi)領(lǐng)先封測(cè)企業(yè)順應(yīng)趨勢(shì)，在支持Chiplet方案的先進(jìn)封裝布局已初顯成果。長(zhǎng)電科技2023年1月宣布，公司XDFOIChiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，基于利用有機(jī)重布線堆疊中介層涵蓋2D、2．5D、3DChiplet集成，同步實(shí)現(xiàn)國(guó)際客戶(hù)4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨。通富微電與AMD密切合作，是AMD的重要封測(cè)代工廠，在Chiplet、WLP、SiP、Fanout、2．5D、3D堆疊等方面均有布局和儲(chǔ)備，現(xiàn)已具備7nmChiplet先進(jìn)封裝技術(shù)大規(guī)模生產(chǎn)能力。Chiplet方案的廣泛應(yīng)用將推動(dòng)對(duì)芯片測(cè)試需求增長(zhǎng)。相比SoC封裝，Chiplet架構(gòu)芯片的制作需要多個(gè)裸芯片，單個(gè)裸芯片的失效則會(huì)導(dǎo)致整個(gè)芯片的失效，這要求封測(cè)公司進(jìn)行更多數(shù)量的測(cè)試以減少失效芯片帶來(lái)的損失，芯片測(cè)試業(yè)務(wù)有望受益。先進(jìn)封裝延續(xù)摩爾定律，龍頭廠商加快布局封裝技術(shù)正不斷從傳統(tǒng)向先進(jìn)封裝演進(jìn)。全球集成電路封裝技術(shù)目前共經(jīng)歷五個(gè)發(fā)展階段。結(jié)合行業(yè)內(nèi)按照封裝工藝分類(lèi)的慣例，封裝分為傳統(tǒng)封裝（第一階段和第二階段）及先進(jìn)封裝（第三至第五階段）。根據(jù)技術(shù)路徑與指標(biāo)差異，先進(jìn)封裝可細(xì)分為中端先進(jìn)封裝（第三階段中大部分）與高端先進(jìn)封裝（第三階段中少部分以及第四至第五階段）。傳統(tǒng)封裝與先進(jìn)封裝的主要區(qū)別包括鍵合方式由傳統(tǒng)的引線鍵合發(fā)展為球狀凸點(diǎn)焊接，封裝元件概念演變?yōu)榉庋b系統(tǒng)，封裝對(duì)象由單芯片向多芯片發(fā)展，由平面封裝向立體封裝發(fā)展。先進(jìn)封裝技術(shù)提升芯片整體性能成為集成電路行業(yè)技術(shù)發(fā)展趨勢(shì)。2015年后，集成電路制程發(fā)展進(jìn)入瓶頸期，7nm、5nm、3nm制程的量產(chǎn)進(jìn)度均落后于預(yù)期。隨著臺(tái)積電宣布2nm制程工藝實(shí)現(xiàn)突破，集成電路制程工藝已接近物理尺寸的極限，進(jìn)一步突破難度較大，受成本大幅增長(zhǎng)和技術(shù)壁壘等影響改進(jìn)速度放緩。據(jù)ICInsights統(tǒng)計(jì)，28nm制程節(jié)點(diǎn)的芯片開(kāi)發(fā)成本為5，130萬(wàn)美元，16nm節(jié)點(diǎn)的開(kāi)發(fā)成本為1億美元，7nm節(jié)點(diǎn)的開(kāi)發(fā)成本需要2．97億美元，5nm節(jié)點(diǎn)開(kāi)發(fā)成本上升至5．4億美元。先進(jìn)封裝市場(chǎng)增長(zhǎng)顯著，為全球封測(cè)市場(chǎng)貢獻(xiàn)主要增量。隨著電子產(chǎn)品進(jìn)一步朝向小型化與多功能發(fā)展，芯片尺寸越來(lái)越小，芯片種類(lèi)越來(lái)越多，其中輸出入腳數(shù)大幅增加，使得3D封裝、扇形封裝（FOWLP/PLP）、微間距焊線技術(shù)以及系統(tǒng)封裝（SiP）等技術(shù)的發(fā)展成為延續(xù)摩爾定律的最佳選擇之一，先進(jìn)封裝技術(shù)在整個(gè)封裝市場(chǎng)的占比正在逐步提升。據(jù)Yole數(shù)據(jù)，2020年先進(jìn)封裝全球市場(chǎng)規(guī)模為304億美元，占比為45%；預(yù)計(jì)2026年市場(chǎng)規(guī)模增至475億美元，占比達(dá)50%，2020-2026ECAGR約為7．7%，優(yōu)于整體封裝市場(chǎng)和傳統(tǒng)封裝市場(chǎng)成長(zhǎng)性。半導(dǎo)體廠商擴(kuò)大資本支出，強(qiáng)力布局先進(jìn)封裝。據(jù)Yole數(shù)據(jù)，2021年半導(dǎo)體廠商在先進(jìn)封裝領(lǐng)域的資本支出約為119億美元，英特爾、臺(tái)積電、日月光、三星等分別投入35、30、20、15億美元。未來(lái)，隨著HPC、汽車(chē)電子、5G等領(lǐng)域的先進(jìn)封裝需求增加，將帶動(dòng)先進(jìn)封測(cè)需求，提前布局廠商有望率先受益。中國(guó)大陸封測(cè)市場(chǎng)目前主要以傳統(tǒng)封裝業(yè)務(wù)為主，隨著國(guó)內(nèi)領(lǐng)先廠商不斷通過(guò)海內(nèi)外并購(gòu)及研發(fā)投入，先進(jìn)封裝業(yè)務(wù)快速發(fā)展。經(jīng)過(guò)多年的技術(shù)創(chuàng)新和市場(chǎng)積累，內(nèi)資企業(yè)產(chǎn)品已由DIP、SOP、SOT、QFP等產(chǎn)品向QFN/DFN、BGA、CSP、FC、TSV、LGA、WLP等技術(shù)更先進(jìn)的產(chǎn)品發(fā)展，并且在WLCSP、FC、BGA和TSV等技術(shù)上取得較為明顯的突破，產(chǎn)量與規(guī)模不斷提升，逐步縮小與外資廠商之間的技術(shù)差距，極大地帶動(dòng)我國(guó)封裝測(cè)試行業(yè)的發(fā)展。據(jù)Frost&Sullivan預(yù)測(cè)，2020年中國(guó)大陸先進(jìn)封裝市場(chǎng)規(guī)模達(dá)到351．3億元，2025年將增長(zhǎng)至1，136．6億元，2020-2025ECAGR為26．47%。據(jù)相關(guān)研究機(jī)構(gòu)預(yù)測(cè)，中國(guó)先進(jìn)封裝產(chǎn)值占全球比重有望進(jìn)一步提高，預(yù)計(jì)2022年將達(dá)到16．6%。下游新興應(yīng)用蓬勃發(fā)展，注入長(zhǎng)期成長(zhǎng)動(dòng)力未來(lái)新興下游應(yīng)用需求發(fā)展帶動(dòng)封測(cè)技術(shù)升級(jí)及規(guī)模增長(zhǎng)。在大數(shù)據(jù)、人工智能和物聯(lián)網(wǎng)的加持下，全球電子信息產(chǎn)業(yè)進(jìn)入裂變式發(fā)展階段，5G通訊終端、高性能計(jì)算（HPC）、智能汽車(chē)、數(shù)據(jù)中心等新興應(yīng)用正在加速半導(dǎo)體產(chǎn)業(yè)供應(yīng)鏈的變革與發(fā)展，對(duì)封測(cè)工藝及產(chǎn)品性能提出了更高的要求。隨著有更多功能、更高頻率、更低功耗芯片需求的下游產(chǎn)業(yè)回暖，封測(cè)行業(yè)將迎來(lái)新一輪發(fā)展機(jī)遇。高性能計(jì)算持續(xù)增長(zhǎng)，人工智能融合助力發(fā)展。后疫情時(shí)代，遠(yuǎn)程工作和在線學(xué)習(xí)模式成為常態(tài)，全球網(wǎng)絡(luò)生成和通信的實(shí)時(shí)數(shù)據(jù)量呈指數(shù)級(jí)增長(zhǎng)，對(duì)更高計(jì)算能力和更少延遲的需求大幅增加。更多的行業(yè)將需要芯片互聯(lián)架構(gòu)與高速網(wǎng)絡(luò)，通過(guò)高速處理數(shù)據(jù)和執(zhí)行復(fù)雜計(jì)算來(lái)解決性能密集型問(wèn)題，HPC市場(chǎng)將持續(xù)擴(kuò)張。據(jù)TrendForce預(yù)測(cè)，2021年-2027E全球HPC市場(chǎng)規(guī)模將從368億美元增長(zhǎng)至568億美元，CAGR為7．5%。同時(shí)，預(yù)計(jì)到2025年，將有超過(guò)85%的企業(yè)采用云優(yōu)先原則，超過(guò)95%的新數(shù)字工作負(fù)載將部署在云本地平臺(tái)上。據(jù)Wind數(shù)據(jù)顯示，2021-2023E，全球云計(jì)算市場(chǎng)規(guī)模預(yù)計(jì)從4，126億美元漲至5，918億美元，CAGR為19．76%。存儲(chǔ)芯片應(yīng)用廣泛，市場(chǎng)規(guī)模持續(xù)增長(zhǎng)。存儲(chǔ)芯片在全球集成電路市場(chǎng)銷(xiāo)售額中占比最高，2021年占比為30．9%。據(jù)WSTS預(yù)測(cè)，2023年全球存儲(chǔ)芯片市場(chǎng)規(guī)模將達(dá)到1，675億美元，2019-2023ECAGR為12．0%。目前，我國(guó)存儲(chǔ)器國(guó)產(chǎn)化率較低，急需發(fā)展自主可控的存儲(chǔ)器產(chǎn)業(yè)鏈，存儲(chǔ)器國(guó)產(chǎn)化市場(chǎng)空間巨大。據(jù)WSTS預(yù)測(cè)，2023年國(guó)內(nèi)存儲(chǔ)芯片市場(chǎng)規(guī)模將達(dá)到6，492億元，2019-2023ECAGR為5．6%。汽車(chē)電子化帶動(dòng)功率IC、控制芯片、傳感器和電源管理芯片的需求增長(zhǎng)。純電動(dòng)車(chē)電子器件成本占比高達(dá)65%，遠(yuǎn)高于燃油車(chē)的15%，受益于新能源汽車(chē)的蓬勃發(fā)展，預(yù)計(jì)汽車(chē)電子封裝市場(chǎng)規(guī)模2024年將達(dá)到90億美元，年復(fù)合增長(zhǎng)率為10%。功率IC是電子裝置中電能轉(zhuǎn)換與電路控制的核心，廣泛應(yīng)用于工業(yè)控制、電力輸配、新能源及變頻家電等領(lǐng)域。據(jù)Omida預(yù)測(cè)，隨著全球雙碳經(jīng)濟(jì)持續(xù)發(fā)展，將帶來(lái)更多綠色能源發(fā)電、綠色汽車(chē)、充電樁、儲(chǔ)能等需求，預(yù)計(jì)2022年我國(guó)功率IC市場(chǎng)規(guī)模為191億美元，同比增長(zhǎng)4．4%。Chiplet方興未艾，先進(jìn)封測(cè)持續(xù)創(chuàng)新Chiplet是依托高級(jí)封裝技術(shù)實(shí)現(xiàn)芯片性能提升、成本可控的高效架構(gòu)設(shè)計(jì)模式。目前主流系統(tǒng)級(jí)SoC方案是在單芯片（monolithic）方案集成具有特定功能的IP核，Chiplet方案在設(shè)計(jì)上延續(xù)SoC的異構(gòu)集成概念，融合空間維度以合適的工藝節(jié)點(diǎn)將IP核切分為可模塊化組裝的小裸片（die），并通過(guò)先進(jìn)封裝技術(shù)（比如3D堆疊、扇形封裝、微間距焊線技術(shù)等）實(shí)現(xiàn)系統(tǒng)級(jí)封裝。Chiplet方案可以自由選擇不同分區(qū)的工藝節(jié)點(diǎn)。主流SoC單晶片系統(tǒng)中，不同功能和類(lèi)型的電路單元只能采用同一種工藝節(jié)點(diǎn)，然而不同芯片的工藝需求不同，如邏輯芯片、模擬芯片、射頻芯片、存儲(chǔ)器等往往成熟制程節(jié)點(diǎn)是不同的，模擬芯片如果采用高級(jí)制程可能會(huì)導(dǎo)致漏電、噪聲等問(wèn)題。Chiplet模式下不同功能裸片，可自由選擇性?xún)r(jià)比更高的制程方案，并通過(guò)先進(jìn)封裝來(lái)進(jìn)行組裝，相比傳統(tǒng)SoC方案更具靈活性。Chiplet設(shè)計(jì)有利于提高良品率，解決晶體管微縮工藝接近極限和制造費(fèi)用高企的問(wèn)題。由于光掩模尺寸限制，傳統(tǒng)復(fù)雜SoC已接近硅單芯片的物理極限，同時(shí)先進(jìn)制程由缺陷密度帶來(lái)的良率損失會(huì)增加，從而導(dǎo)致SoC芯片流片費(fèi)用居高不下。根據(jù)WikiChip測(cè)算，缺陷密度一定時(shí)，小面積裸片良品率相對(duì)提升明顯，證明Chiplet方案將大裸片切成小裸片是提升單個(gè)晶圓良率的有效途徑。AMD于ISSCC2020重點(diǎn)展示的Gen2EPYC處理器采用Chiplet方案，使用14nm成熟制程的I/O模塊節(jié)省固定成本，且相比SoC單芯片方案，內(nèi)核數(shù)越大，芯片復(fù)雜程度越高，Chiplet方案成本優(yōu)勢(shì)越明顯。相比傳統(tǒng)SoC芯片，Chiplet方案進(jìn)一步化繁就簡(jiǎn)，強(qiáng)化IP可復(fù)用性，有助于降低設(shè)計(jì)成本和產(chǎn)品開(kāi)發(fā)周期。本質(zhì)來(lái)說(shuō)，Chiplet是一種硅片級(jí)別的IP復(fù)用，IP核小芯片化后等同于經(jīng)過(guò)設(shè)計(jì)和制程優(yōu)化后生產(chǎn)出的硬件化產(chǎn)品，避免SoC方案形成系統(tǒng)級(jí)芯片后的軟硬件協(xié)同驗(yàn)證、后端設(shè)計(jì)、流片制造、封裝測(cè)試等必要流程，有效減少設(shè)計(jì)、驗(yàn)證和生產(chǎn)環(huán)節(jié)的開(kāi)發(fā)風(fēng)險(xiǎn)和成本。同時(shí)Chiplet模式下可對(duì)芯片的不同單元進(jìn)行選擇性迭代，迭代部分裸芯片后便可制作出下一代產(chǎn)品，大幅縮短產(chǎn)品上市周期。Chiplet方案在架構(gòu)設(shè)計(jì)和封裝技術(shù)環(huán)節(jié)上均已具備成熟的技術(shù)支撐，是在摩爾定律趨緩背景下的半導(dǎo)體工藝發(fā)展方向之一。1）AMD、Intel相繼推出基于Chiplet方案的第四代高性能