eda的幾個(gè)試驗(yàn)仿真圖形

本文格式為Word版，下載可任意編輯——eda的幾個(gè)試驗(yàn)仿真圖形試驗(yàn)項(xiàng)目一:74LS318譯碼器的設(shè)計(jì)

試驗(yàn)?zāi)康?

1、通過(guò)一個(gè)簡(jiǎn)單的三－八譯碼器的設(shè)計(jì),讓學(xué)生把握組合規(guī)律電路的設(shè)計(jì)方法。2、把握組合規(guī)律電路的靜態(tài)測(cè)試方法。

3，初步了解QUARTUSII原理圖輸入設(shè)計(jì)的全過(guò)程。

二、試驗(yàn)的硬件要求：

1、EDA2000試驗(yàn)箱（其他廠家具有同等配置試驗(yàn)箱均可），主要使用：輸入：DIP撥碼開(kāi)關(guān)3位、輸出：LED燈；

2、主芯片：EP1K1OTC100-3（大于此規(guī)模的芯片亦可）；

3、計(jì)算機(jī)與QUARTUS軟件；

三、試驗(yàn)原理

三－譯碼器為三輸入、八輸出。當(dāng)輸入信號(hào)按二進(jìn)制方式的表示值為N時(shí)（輸入端低電平有效），輸出端從零到七，標(biāo)號(hào)為N輸出端輸出低電平表示有信號(hào)產(chǎn)生，而其它則為高電平表示無(wú)信號(hào)產(chǎn)生。由于三個(gè)輸入端能產(chǎn)生的組合狀態(tài)有八種，所以輸出端在每種組合中僅有一位為低電平的狀況下，能表示所有的輸入組合，因此不需要像編碼器試驗(yàn)?zāi)菢釉儆靡粋€(gè)輸出端指示輸出是否有效。但可以在輸入中參與一個(gè)輸出訪能端，用來(lái)指示是否將當(dāng)前的輸入進(jìn)行有效的譯碼，當(dāng)使能端指示輸入信號(hào)無(wú)效或不用對(duì)當(dāng)前信號(hào)進(jìn)行譯碼時(shí)，輸出端全為高電平，表示無(wú)任何信號(hào)。本例設(shè)計(jì)中沒(méi)有考慮使能輸入端，自己設(shè)計(jì)時(shí)可以考慮參與使能輸入端時(shí)，程序如何設(shè)計(jì)。

輸入A200001111A100110011A00101011表8.1三-八譯碼器真值表

輸出Y700000001Y600000010Y500000100Y4Y30000010000010000Y200100000Y101000000Y010000000

四、試驗(yàn)步驟：

開(kāi)啟QUARTUSII，開(kāi)啟原理圖編輯器,按圖8.26進(jìn)行原理圖設(shè)計(jì)。各規(guī)律符號(hào)放置在原理圖上后，經(jīng)檢查保存原理圖。完成了原理圖的輸入后，我們就可以用前面介紹的軟件的使用方法，對(duì)程序進(jìn)行管腳的定義、編譯、仿真、下載，完成整個(gè)試驗(yàn)的設(shè)計(jì)。

1、三一八譯碼器設(shè)計(jì)的代碼：LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;ENTITYdecoder_3_8IS

PORT(A,B,C,G1,G2A,G2B:INSTD_LOGIC;y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDdecoder_3_8;

ARCHITECTURErtfOFdecoder_3_8IS

signalinput:STD_LOGIC_VECTOR(2downto0);BEGIN

inputyarchitecturemffofmffis

signalqtp,qbtp,dd,ndd:std_logic;begin

rsff:process(rd,sd)--基本RS觸發(fā)器功能模擬begin

ifrd='0'andsd='1'thenqrsarchitecturedisp_arcofdispisbeginprocess(d)begincasedis

when\when\when\when\when\when\when\when\when\when\whenothers=>q

countdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigitdigit