EDA數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告_第1頁(yè)
EDA數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告_第2頁(yè)
EDA數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告_第3頁(yè)
EDA數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告_第4頁(yè)
EDA數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告_第5頁(yè)
已閱讀5頁(yè),還剩2頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

本文格式為Word版,下載可任意編輯——EDA數(shù)字時(shí)鐘設(shè)計(jì)報(bào)告

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

EDA試驗(yàn)設(shè)計(jì)報(bào)告

——數(shù)字時(shí)鐘設(shè)計(jì)

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

目錄

一、試驗(yàn)名稱3二、試驗(yàn)?zāi)康?三、試驗(yàn)內(nèi)容31.?dāng)U展內(nèi)容:32.選做內(nèi)容:3四、試驗(yàn)儀器4五、試驗(yàn)原理41.硬件部分42.軟件部分8六、心得體會(huì)9

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

一、試驗(yàn)名稱

數(shù)字時(shí)鐘設(shè)計(jì)

二、試驗(yàn)?zāi)康?/p>

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

三、試驗(yàn)內(nèi)容

用同步時(shí)序電路設(shè)計(jì)實(shí)現(xiàn)時(shí)、分、秒計(jì)數(shù),并在數(shù)碼管上正確顯示。

1.?dāng)U展內(nèi)容:

1、可以按鍵清零;

2、支持年月日顯示功能,用按鍵進(jìn)行年月日和時(shí)分秒間顯示切換;

3、可對(duì)顯示內(nèi)容進(jìn)行修改,時(shí)分秒均可修改。

2.選做內(nèi)容:

(1)利用5個(gè)數(shù)碼管完成秒表顯示功能。

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

要求:

1、精度達(dá)100ms;2、可以清零;3、可暫停;

4、最大計(jì)時(shí)為999.9s;(2)跑馬燈設(shè)計(jì)

實(shí)現(xiàn)8個(gè)發(fā)光二極管以不同頻率(2Hz,1Hz,0.5Hz)循環(huán)進(jìn)行左滾動(dòng)、右滾動(dòng)、向中間滾動(dòng)、向兩邊滾動(dòng)、閃動(dòng)等效果,不同頻率顯示用按鍵進(jìn)行切換。

四、試驗(yàn)儀器

計(jì)算機(jī);QuartusII

軟件;下載線;電子技術(shù)綜合試驗(yàn)箱

五、試驗(yàn)原理

1.硬件部分

框圖:

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

(1)處理器

CycloneⅡEP2C20Q240,該處理器是Altera公司研發(fā)的一款FPGA芯片。

(2)顯示LED數(shù)碼管

LED數(shù)碼管是有多個(gè)發(fā)光二極管封裝一起組成“8〞字形的器件,引線在內(nèi)部鏈接完成只引出公共電極。試驗(yàn)中采取動(dòng)態(tài)顯示驅(qū)動(dòng)方法。每位數(shù)碼管點(diǎn)亮?xí)r間約為2ms。這樣做能夠節(jié)省大量的I\O埠,而且功耗較靜態(tài)顯示驅(qū)動(dòng)更低。(3)鍵盤

作為外圍輸入信號(hào)的端口,該試驗(yàn)要求至少有5個(gè)端口,以實(shí)現(xiàn)不同的功能,獨(dú)立鍵盤能通過確定有效按鍵而讀取到相應(yīng)的信號(hào),賦

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

值給實(shí)現(xiàn)函數(shù)功能的標(biāo)志位,具有控制簡(jiǎn)單,排查問題好檢驗(yàn)的優(yōu)點(diǎn)。

LED顯示模塊

鍵盤模塊

按順序?qū)⑿芯€置為‘0’并讀取列線數(shù)值,假使讀取的數(shù)值不等于

“1111〞說明有按鍵響應(yīng),并經(jīng)過進(jìn)一步判斷數(shù)值是“1110〞、“1101

〞、

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

“1011〞或“0111〞來區(qū)分按鍵響應(yīng)所在的列號(hào),通過行線的輸出狀態(tài)和列線讀取的數(shù)值便可以確定是哪個(gè)按鍵發(fā)生的響應(yīng)。

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

2.軟件部分

數(shù)字時(shí)鐘:我們主要設(shè)置了分頻模塊、計(jì)數(shù)模塊、鍵盤消抖模塊、譯碼模塊、顯示切換模塊、光標(biāo)移動(dòng)模塊。設(shè)置了5個(gè)使能按鍵,通過按鍵完成切換界面,通過鍵1、鍵2、鍵3分別顯示時(shí)間,日歷,秒表;按鍵4表示修改時(shí)間功能鍵,按一次表示可以改時(shí)間,同時(shí)光標(biāo)在閃爍,此時(shí)在通過按鍵5可以移動(dòng)光標(biāo),通過鍵值替換對(duì)時(shí)間進(jìn)行修改。通過按鍵可實(shí)現(xiàn)秒表的開始、暫停和清零。以上就是本數(shù)字時(shí)鐘的主要功能設(shè)計(jì)。具體實(shí)現(xiàn)方式見例程解釋。

跑馬燈:使用IP核生成ROM,并將一系列的狀態(tài)存儲(chǔ)在ROM內(nèi),通過對(duì)ROM

地址的改變來完成,一系列循環(huán)的狀態(tài)輸出,通過

通過設(shè)計(jì)一個(gè)數(shù)字時(shí)鐘,逐步了解FPGA的編程原理,初步入門FPGA,了解FPGA工作原理及開發(fā)流程,為后續(xù)的深入學(xué)習(xí)打好堅(jiān)實(shí)基礎(chǔ)。通過擴(kuò)展功能提高FPGA系統(tǒng)綜合應(yīng)用能力,熟練把握QuartusII開發(fā)環(huán)境及編程應(yīng)用。

按鍵對(duì)地址改變頻率進(jìn)行修改。

六、心得體會(huì)

通過這次試驗(yàn),我深刻了解到EDA技術(shù)應(yīng)用在我們?nèi)粘I钪械膶?shí)用性和必要性,初步把握了EDA技術(shù)實(shí)現(xiàn)的實(shí)踐方法,并且漸漸把握了應(yīng)用QuartusII軟件來完成數(shù)字系統(tǒng)的設(shè)計(jì)。在一次次編譯、錯(cuò)誤、探討并

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論