第04講-第3章系統(tǒng)總線(34-35)

第04講——第3章系統(tǒng)總線(34-35)第一頁，共35頁。第3章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制本課學(xué)習(xí)第二頁，共35頁。教學(xué)目標(biāo)：讓學(xué)生對系統(tǒng)總線在計算機硬件結(jié)構(gòu)中的地位和作用有所了解，掌握總線判優(yōu)、仲裁、總線定時、總線數(shù)據(jù)傳送模式。

重點：判優(yōu)控制和通信控制

。難點：總線的判優(yōu)控制

。教學(xué)要求第三頁，共35頁。復(fù)習(xí)舊課計算機五大組成部件靠總線連接起來后，看不見、摸不著的各類信息是怎么樣“各行其道”的呢？

第四頁，共35頁。引入新課計算機中數(shù)據(jù)、地址、控制等信息流在總線上傳輸時如何保證不“碰撞”、“不擁塞”（如高速公路多車道、各走各道、單向車道、雙向車道等例子）呢？

第五頁，共35頁。3.4總線結(jié)構(gòu)（1）單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…特點：結(jié)構(gòu)簡單、便于擴充，所有傳送都通過這組共享總線，容易形成計算機系統(tǒng)的瓶頸，多被小型機或微型機所采用。第六頁，共35頁。雙總線結(jié)構(gòu)具有特殊功能的處理器由通道對I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線（2）多總線結(jié)構(gòu)3.4總線結(jié)構(gòu)特點：將速度較低的I/O設(shè)備從單總線上分離出來，形成主存總線與I/O總線分開的結(jié)構(gòu)。這種結(jié)構(gòu)大多用于大中型計算機系統(tǒng)。第七頁，共35頁。主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……（2）多總線結(jié)構(gòu)3.4總線結(jié)構(gòu)三總線結(jié)構(gòu)特點：主存總線用于CPU與主存之間的傳輸；I/O總線供CPU與各類I/O設(shè)備之間傳遞信息；DMA總線用于高速I/O設(shè)備與主存之間交換信息。這種三總線結(jié)構(gòu)中，任一時刻只能使用一種總線。

第八頁，共35頁。局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴展總線接口擴展總線Modem串行接口SCSI局部I/O控制器主存（2）多總線結(jié)構(gòu)3.4總線結(jié)構(gòu)三總線結(jié)構(gòu)的又一形式第九頁，共35頁。主存擴展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線擴展總線圖形Cache/橋（2）多總線結(jié)構(gòu)3.4總線結(jié)構(gòu)四總線結(jié)構(gòu)特點：增加了一條與計算機系統(tǒng)緊密相連的高速總線，對于高性能設(shè)備與CPU來說，各自的效率將獲得更大的提高。

第十頁，共35頁。存儲器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz32位數(shù)據(jù)通路系統(tǒng)總線調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形CPU…3.4總線結(jié)構(gòu)（3）總線結(jié)構(gòu)舉例傳統(tǒng)微型機總線結(jié)構(gòu)第十一頁，共35頁。VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISAEISA多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲器局部總線控制器

SCSIⅡ控制器VLBUS……3.4總線結(jié)構(gòu)第十二頁，共35頁。PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲器3.4總線結(jié)構(gòu)第十三頁，共35頁。多層PCI總線結(jié)構(gòu)PCI總線2存儲器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級橋第二級橋第三級橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲器總線

標(biāo)準(zhǔn)總線CPU3.4總線結(jié)構(gòu)第十四頁，共35頁。3.5總線控制3.5.1總線判優(yōu)控制

總線判優(yōu)控制分布式集中式

主設(shè)備(模塊)對總線有控制權(quán)

從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來的總線命令（1）基本概念鏈?zhǔn)讲樵冇嫈?shù)器定時查詢獨立請求方式第十五頁，共35頁。（2）鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意I/O接口13.5.1總線判優(yōu)控制特點：只需很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且很容易擴充設(shè)備，但對電路故障很敏感，且優(yōu)先級別低的設(shè)備可能很難獲得請求。

第十六頁，共35頁。0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址（3）計數(shù)器定時查詢方式I/O接口1計數(shù)器設(shè)備地址13.5.1總線判優(yōu)控制特點：計數(shù)可以從“0”開始，設(shè)備的優(yōu)先級就按0，1，2…，n順序降序排列；計數(shù)也可以從上次計數(shù)的終止點開始，此時優(yōu)先級相等；計數(shù)器的初始值還可由程序設(shè)置，故優(yōu)先次序可以改變。這種方式對電路故障不如鏈?zhǔn)讲樵兎绞矫舾?，但增加了控制線數(shù)，控制也較復(fù)雜。第十七頁，共35頁。排隊器排隊器（4）獨立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求3.5.1總線判優(yōu)控制特點：響應(yīng)速度快，優(yōu)先次序控制靈活（通過程序改變），但控制線數(shù)量很多，總線控制更復(fù)雜。第十八頁，共35頁。（1）目的（2）總線傳輸周期主模塊申請，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤銷有關(guān)信息申請分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問題3.5總線控制3.5.2總線通信控制眾多部件共享總線，在爭奪總線使用權(quán)時，應(yīng)按各部件的優(yōu)先等級分時占用總線。第十九頁，共35頁。由統(tǒng)一時標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每瞬間的潛力同步通信異步通信

半同步通信

分離式通信

（3）總線通信的四種方式采用應(yīng)答方式，沒有公共時鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5.2總線通信控制第二十頁，共35頁。同步通信方式——數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時鐘

地址

讀命令數(shù)據(jù)3.5.2總線通信控制（3）總線通信的四種方式第二十一頁，共35頁。T1總線傳輸周期T2T3T4

時鐘

地址

寫命令數(shù)據(jù)同步通信方式——數(shù)據(jù)輸出3.5.2總線通信控制（3）總線通信的四種方式優(yōu)點：規(guī)定明確、統(tǒng)一，模塊間的配合簡單一致。缺點：主、從模塊間時間配合屬于強制性“同步”，必須在限定時間內(nèi)完成規(guī)定的要求。同步通信一般用于總線長度較短、各部件存取時間比較一致的場合。問題1：為什么在同步通信的總線系統(tǒng)中，總線傳輸周期越短，數(shù)據(jù)線的位數(shù)越多，越直接影響總線的數(shù)據(jù)傳輸率？第二十二頁，共35頁。假設(shè)總線的時鐘頻率為100MHz，總線的傳輸周期為4個時鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍數(shù)據(jù)傳輸率，可采取什么措施？例3.1解：根據(jù)總線時鐘頻率為100MHz，得1個時鐘周期為1/100MHz=0.01μs總線傳輸周期為0.01μs×4=0.04μs

由于總線的寬度為32位=4B（字節(jié)）

故總線的數(shù)據(jù)傳輸率為4B/（0.04μs）=100MBps

若想提高一倍數(shù)據(jù)傳輸率，可以在不改變總線時鐘頻率的前提下，將數(shù)據(jù)線的寬度改為64位，或數(shù)據(jù)寬度不變，但使總線的時鐘頻率增加到200MHz。第二十三頁，共35頁。不互鎖半互鎖全互鎖主設(shè)備從設(shè)備請求回答異步通信方式3.5.2總線通信控制（3）總線通信的四種方式特點：異步通信克服了同步通信的缺點，允許各模塊速度的不一致性，它沒有公共的時鐘標(biāo)準(zhǔn)，采用應(yīng)答方式（握手方式）。應(yīng)答方式又可分為：不互鎖、半互鎖和全互鎖三種類型。

如CPU向主存寫入如多機系統(tǒng)的訪存如網(wǎng)絡(luò)通信中第二十四頁，共35頁。異步通信方式3.5.2總線通信控制（3）總線通信的四種方式異步通信可用于并行傳送或串行傳送。前者需要“Ready”和“Strobe”這樣的聯(lián)絡(luò)信號；后者沒有同步時鐘，需約定字符格式：1個起始位（低電平）、5~8個數(shù)據(jù)位（低位先傳）、1個奇偶校驗位、1或1.5或2個終止位（高電平）。幀之間可以有空閑位（高電平）或沒有空閑位。異步串行通信的數(shù)據(jù)傳送速率用波特率。波特率是指單位時間內(nèi)傳送二進制數(shù)據(jù)的位數(shù)，單位用bps（位/秒），記作波特。第二十五頁，共35頁。在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個數(shù)據(jù)幀，其字符格式規(guī)定包含1個起始位、7個數(shù)據(jù)位、1個奇校驗位、1個終止位，試計算波特率。例3.2解：根據(jù)給出的字符格式，1幀包含1+7+1+1=10位故波特率為（1+7+1+1）×120=1200bps=1200波特問題2：比特率與波特率有什么區(qū)別？例3.3在異步串行傳輸系統(tǒng)中，若字符格式為1個起始位、8個數(shù)據(jù)位、1個奇校驗位、1個終止位，設(shè)波特率為1200

bps，求這時的比特率。解：根據(jù)給出的字符格式，有效數(shù)據(jù)位為8位，而傳送1個字符需1+8+1+1=11位，故比特率為1200×（8/11）

=872.72bps第二十六頁，共35頁。全國碩士研究生入學(xué)考試題：在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖牵篈．指令B．操作數(shù)C．握手（應(yīng)答）信號D．中斷類型號答案：C解析：握手（應(yīng)答）信號在通信總線上傳輸?shù)诙唔?，?5頁。同步發(fā)送方用系統(tǒng)時鐘前沿發(fā)信號

接收方用系統(tǒng)時鐘后沿判斷、識別異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號

WAIT半同步通信方式（同步、異步結(jié)合）3.5.2總線通信控制（3）總線通信的四種方式第二十八頁，共35頁。T1主模塊發(fā)地址T2主模塊發(fā)命令…T3從模塊提供數(shù)據(jù)T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw

當(dāng)為低電平時，等待一個TWAITTw

當(dāng)為低電平時，等待一個TWAIT半同步通信方式——以輸入數(shù)據(jù)為例3.5.2總線通信控制（3）總線通信的四種方式第二十九頁，共35頁。一個總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑占用總線不占用總線占用總線上述三種通信的共同點小結(jié)：第三十頁，共35頁。充分挖掘系統(tǒng)總線每瞬間的潛力主模塊申請占用總線，使用完后即放棄總線的使用權(quán)從模塊申請占用總線，將各種信息送至總線上一個總線傳輸周期子周期1子周期2主模塊分離式通信方式3.5.2總線通信控制（3）總線通信的四種方式第三十一頁，共35頁。各模塊有權(quán)申請占用總線這種方式充分發(fā)揮了總線的有效占用，對大型計算機系統(tǒng)極為重要。采用同步方式通信，不等對方回答各模塊準(zhǔn)備數(shù)據(jù)時，不占用總線總線被占用時，無空閑分離式通信的特點：第三十二頁，共35頁。課堂練習(xí)題：1.PCI總線采用A.______仲裁方式，每一個PCI設(shè)備都有獨立的總線請求和總線授權(quán)兩條信號線與B.______相連。答案：A.集中式B.中央仲裁器2.三種集中式總線控制中，______方式