電子技術(shù)基礎(chǔ)第五版第五章課件

電子技術(shù)基礎(chǔ)第五版第五章課件第一頁(yè)，共78頁(yè)。

前面學(xué)習(xí)的是模擬電子電路，它的工作信號(hào)是模擬信號(hào)，這種信號(hào)在時(shí)間上和數(shù)量上都是連續(xù)的。

從本章開始學(xué)習(xí)數(shù)字電子電路，它的工作信號(hào)是數(shù)字信號(hào)，這種信號(hào)在時(shí)間上和數(shù)量上都是離散的。數(shù)字電路與模擬電路的比較模擬電子電路數(shù)字電子電路工作信號(hào)模擬信號(hào)（連續(xù)的）數(shù)字信號(hào)（離散的）三極管工作狀態(tài)放大狀態(tài)飽和或截止?fàn)顟B(tài)分析工具圖解法、等效電路法邏輯代數(shù)研究的主要問(wèn)題放大性能邏輯功能基本單元電路放大器邏輯門、觸發(fā)器主要電路功能放大作用算術(shù)運(yùn)算、邏輯運(yùn)算第二頁(yè)，共78頁(yè)?！?-1分立元件門電路1.理解與、或、非三種基本邏輯關(guān)系。2.掌握與門、或門、非門基本邏輯門的邏輯功能，熟悉其圖形符號(hào)。3.掌握與非門、或非門、異或門等復(fù)合邏輯門的邏輯功能，熟悉其圖形符號(hào)，會(huì)寫邏輯表達(dá)式和真值表。第三頁(yè)，共78頁(yè)。1.與邏輯關(guān)系當(dāng)決定一事件的所有條件都具備時(shí)，事件才發(fā)生的邏輯關(guān)系。功能表滅滅滅亮斷斷斷合合斷合合與邏輯關(guān)系開關(guān)A開關(guān)B燈Y電源ABY一、“與”門電路第四頁(yè)，共78頁(yè)。真值表邏輯函數(shù)式

與門邏輯符號(hào)與邏輯的表示方法：ABY&000100011011功能表滅滅滅亮斷斷斷合合斷合合ABYABY第五頁(yè)，共78頁(yè)。2.二極管“與”門電路RV1V2+5VUCCYAB二極管“與”門電路與門電路：實(shí)現(xiàn)與邏輯關(guān)系的電路“0”表示低電位（<0。35V）；“1”表示高電位（>2。4V）。（1）A、B均為0時(shí)000輸出為“0”（2）A為0，B為1時(shí)1輸出為“0”（3）A為1，B為0時(shí)輸出為“0”1（4）A為1，B為1時(shí)輸出為“1”1與門的邏輯功能：“全1出1，有0出0”

第六頁(yè)，共78頁(yè)。二、“或”門電路決定一事件結(jié)果的諸條件中，只要有一個(gè)或一個(gè)以上具備時(shí)，事件就會(huì)發(fā)生的邏輯關(guān)系?；蜷T或邏輯關(guān)系開關(guān)A開關(guān)B燈Y電源真值表邏輯函數(shù)式邏輯符號(hào)011100011011ABYABY≥12.“或”邏輯關(guān)系第七頁(yè)，共78頁(yè)。2.二極管“或”門電路RV1V2-5VUCCYAB二極管“或”門電路或門電路：實(shí)現(xiàn)或邏輯關(guān)系的電路（1）A、B均為0時(shí)000輸出為“0”（2）A為0，B為1時(shí)1輸出為“1”（3）A為1，B為0時(shí)輸出為“1”1（4）A為1，B為1時(shí)輸出為“1”1或門的邏輯功能：“全0出0，有1出1”

第八頁(yè)，共78頁(yè)。三、“非”門電路只要條件具備，事件便不會(huì)發(fā)生；條件不具備，事件一定發(fā)生的邏輯關(guān)系。真值表邏輯函數(shù)式邏輯符號(hào)非門非邏輯關(guān)系1001AY1開關(guān)A燈Y電源RAY1.“非”邏輯關(guān)系第九頁(yè)，共78頁(yè)。2.三極管“非”門電路VYA-UBB-5V+UCC+5VRB1RB2RC三極管非門電路非門電路：實(shí)現(xiàn)非邏輯關(guān)系的電路（1）A為0時(shí)Y為“1”（2）A為1時(shí)Y為“0”非門的邏輯功能：“有0出1，有1出0”

1010第十頁(yè)，共78頁(yè)。四、復(fù)合邏輯門電路1.“與非”門

邏輯功能：有0出1，全1出0第十一頁(yè)，共78頁(yè)。2.“或非”門

邏輯功能：有1出0，全0出1第十二頁(yè)，共78頁(yè)。3.“異或”門

邏輯功能：相同出0，不同出1第十三頁(yè)，共78頁(yè)。“１”和“０”沒(méi)有數(shù)值大小的概念，僅表示事物相互對(duì)立的兩種狀態(tài)。第十四頁(yè)，共78頁(yè)。§5-2集成門電路1.了解TTL、CMOS門電路的特點(diǎn)，掌握其邏輯功能，并能根據(jù)邏輯功能寫出相應(yīng)的邏輯符號(hào)、邏輯表達(dá)式和真值表。2.了解CMOS傳輸門和模擬開關(guān)電路，掌握其邏輯符號(hào)。3.了解常用的國(guó)際和國(guó)外邏輯符號(hào)及其對(duì)應(yīng)關(guān)系。第十五頁(yè)，共78頁(yè)。一、TTL與非門電路輸入級(jí)由多發(fā)射極晶體管V1、二極管V5、V6和基極電組R1組成，它實(shí)現(xiàn)了輸入變量A、B的與運(yùn)算中間級(jí)是放大級(jí)，由V2、R2和R3組成，V2的集電極C2和發(fā)射極E2可以分別提供兩個(gè)相位相反的電壓信號(hào)輸出級(jí)：由V3、V4、二極管V7和電阻R4組成其中V3與V4組成推挽式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力V1R1R1TTL”與非”門的典型電路輸入級(jí)輸出級(jí)中間級(jí)V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2Y第十六頁(yè)，共78頁(yè)。TTL與非門邏輯功能分析輸入端至少有一個(gè)為低電平0.3V3.6VV1管、V5導(dǎo)通，這時(shí)Uc1=UA+Ube1=1V，V2、V4截止，

UY≈UCC輸出高電平TTL”與非”門的典型電路V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2YTTL器件型號(hào)的符號(hào)和意義舉例第十七頁(yè)，共78頁(yè)。TTL與非門邏輯功能分析輸入端全為高電平V1、V5、V6管截止，這時(shí)Uc1≈UccV2、V4飽和導(dǎo)通，

UY≈0輸出低電平V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2YTTL”與非”門的典型電路第十八頁(yè)，共78頁(yè)。輸入端全為高電平，輸出為低電平輸入至少有一個(gè)為低電平時(shí)，輸出為高電平由此可見電路的輸出和輸入之間滿足與非邏輯關(guān)系TTL與非門邏輯功能小結(jié)TTL”與非”門的典型電路V1R1V5V6V2V3V4V7R2R3R4AB+UCCC1C2E2Y第十九頁(yè)，共78頁(yè)。2.主要參數(shù)扇出系數(shù)NO：輸出高電平UOH：輸出低電平UOL：開門電平UON：在額定負(fù)載條件下，使輸出為“0”所需的最小輸入高電平值。當(dāng)輸入端全為“1”時(shí)，在輸出端得到的輸出電平。當(dāng)輸入端有“0”時(shí)，在輸出端得到的輸出電平。關(guān)門電平UOFF：在額定負(fù)載條件下，使輸出為“1”所需的最大輸入低電平值。正常工作時(shí)能驅(qū)動(dòng)的同類門的數(shù)目。一般，

UOH

≥3.2V一般，

UOL≤0.35V一般，

UON

≤1.8V一般，UOFF

≥0.8V一般，NO≥8V第二十頁(yè)，共78頁(yè)。導(dǎo)通延遲時(shí)間tPHL：輸入波形上升沿的50%幅值處到輸出波形下降沿50%幅值處所需要的時(shí)間。截止延遲時(shí)間tPLH：從輸入波形下降沿50%幅值處到輸出波形上升沿50%幅值處所需要的時(shí)間，平均傳輸延遲時(shí)間tpd：通常tPLH＞tPHL，tpd越小，電路的開關(guān)速度越高。一般tpd=10ns～40ns輸入信號(hào)VI輸出信號(hào)V0平均傳輸延遲時(shí)間tpd:第二十一頁(yè)，共78頁(yè)。TTL“與非”門的引腳圖141312111098123456774LS00第二十二頁(yè)，共78頁(yè)。數(shù)字邏輯電路中的MOS管均是增強(qiáng)型MOS管，它具有以下特點(diǎn)：NMOS管：當(dāng)|UGS|>|UT|時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開關(guān)閉合當(dāng)|UGS|<|UT|時(shí)，管子截止，相當(dāng)于開關(guān)斷開PMOS管與NMOS管相反。二、MOS集成門電路CMOS器件型號(hào)的符號(hào)和意義舉例1.MOS管的開關(guān)特性第二十三頁(yè)，共78頁(yè)。工作原理：a）輸入為低電平“0”時(shí)VP導(dǎo)通，輸出Y為高電平“1”VN截止b)輸入為高電平“1”時(shí)VP截止，VN導(dǎo)通實(shí)現(xiàn)邏輯“非”功能漏極相連做輸出端襯底與漏源間的PN結(jié)始終處于反偏，NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位柵極相連做輸入端PMOSNMOS（1）非門輸出為低電平“0”。第二十四頁(yè)，共78頁(yè)。（2）與非門二輸入“與非”門電路結(jié)構(gòu)如圖a）當(dāng)A和B為高電平時(shí):b）當(dāng)A和B有一個(gè)或一個(gè)以上為低電平時(shí):電路輸出高電平輸出低電平電路實(shí)現(xiàn)“與非”邏輯功能1止兩個(gè)串聯(lián)的NMOSVN1、VN2每個(gè)輸入端與一個(gè)NMOS管和一個(gè)PMOS管的柵極相連兩個(gè)并聯(lián)的PMOS管VP1、VP2100通止止通止通通1第二十五頁(yè)，共78頁(yè)。（3）或非門輸入“或非”門電路結(jié)構(gòu)如圖a）當(dāng)A和B為低電平時(shí)：b）當(dāng)A和B有一個(gè)或一個(gè)以上為高電平時(shí)：電路輸出低電平輸出高電平電路實(shí)現(xiàn)“或非”邏輯功能Y=A+B兩個(gè)并聯(lián)的NMOS管VN1、VN2兩個(gè)串聯(lián)的PMOS管VP1、VP2每個(gè)輸入端與一個(gè)NMOS管和一個(gè)PMOS管的柵極相連00通止止通11止通通止0第二十六頁(yè)，共78頁(yè)。工作原理：a）當(dāng)C為低電平時(shí)，b）當(dāng)C為高電平時(shí)，由此可見傳輸門相當(dāng)于一個(gè)理想的開關(guān)，且是一個(gè)雙向開關(guān)（1）CMOS傳輸門邏輯符號(hào)輸出門控制信號(hào)輸入3.CMOS傳輸門與模擬開關(guān)止止01VN、VP截止，傳輸門相當(dāng)于開關(guān)斷開，傳輸門保存信息VN、VP中至少有一只管子導(dǎo)通，使Uo=Ui，這相當(dāng)于開關(guān)接通，傳輸門傳輸信息第二十七頁(yè)，共78頁(yè)。a）電路結(jié)構(gòu)b）邏輯符號(hào)CMOS模擬開關(guān)反相器傳輸門當(dāng)C=1時(shí)，傳輸門導(dǎo)通，開關(guān)接通，Uo=Ui當(dāng)C=0時(shí)，傳輸門截止，開關(guān)斷開（2）CMOS模擬開關(guān)第二十八頁(yè)，共78頁(yè)。三、其他類型集成門電路1.集電極開路與非門（OC門）第二十九頁(yè)，共78頁(yè)。第三十頁(yè)，共78頁(yè)。第三十一頁(yè)，共78頁(yè)。一般門電路的輸出端是不可直接相連的，因?yàn)槟强赡軙?huì)使門電路損壞。只有OC門的輸出端才能直接相連，

從而實(shí)現(xiàn)線與的功能。第三十二頁(yè)，共78頁(yè)。邏輯符號(hào)對(duì)照曾用符號(hào)美國(guó)符號(hào)ABYABYABYAAY國(guó)標(biāo)符號(hào)AB&A1ABYAB≥1第三十三頁(yè)，共78頁(yè)。國(guó)標(biāo)符號(hào)曾用符號(hào)AB&ABYABYABYAB=1ABABYABYAB≥1美國(guó)符號(hào)第三十四頁(yè)，共78頁(yè)?！?-3邏輯代數(shù)基礎(chǔ)1.能熟練地掌握二進(jìn)制數(shù)和十進(jìn)制數(shù)之間的轉(zhuǎn)換，掌握邏輯代數(shù)的基本運(yùn)算法則，會(huì)進(jìn)行數(shù)制間的轉(zhuǎn)換，熟悉8421BCD碼的編碼規(guī)則。2.掌握邏輯代數(shù)的基本定律、公式和規(guī)則，能運(yùn)用邏輯代數(shù)法化簡(jiǎn)邏輯函數(shù)，掌握由真值表寫邏輯表達(dá)式的方法，并能對(duì)邏輯電路圖、邏輯表達(dá)式、真值表三者進(jìn)行互換。第三十五頁(yè)，共78頁(yè)。（1）十進(jìn)制=3

102

+

6101+

9100權(quán)權(quán)權(quán)2）基數(shù)10，逢十進(jìn)一，即9+1=103）不同數(shù)位上的數(shù)具有不同的權(quán)值10i。4）任意一個(gè)十進(jìn)制數(shù)，都可按其權(quán)位展開成多項(xiàng)式的形式(369)10按權(quán)展開式（N）10=（Kn-1K1K0。

K-1K-m）10特點(diǎn)：

1）有0～9十個(gè)數(shù)碼，基數(shù)是10=Kn-110n-1++K1101+K0100+K-110-1++K-m

10-m一、數(shù)制與碼制１.數(shù)制及其相互轉(zhuǎn)換位置計(jì)數(shù)法第三十六頁(yè)，共78頁(yè)。2.二進(jìn)制2）基數(shù)為2，逢二進(jìn)一，即1+1=103）二進(jìn)制數(shù)的權(quán)值為2i，i由所在的位數(shù)決定。4）任意一個(gè)二進(jìn)制數(shù)，都可按其權(quán)位展成多項(xiàng)式的形式（N）2=（Kn-1K1K0。

K-1K-m）2=Kn-12n-1++K121+K020+K-12-1+K-m

2-m1）用0和1兩個(gè)數(shù)碼來(lái)表示第三十七頁(yè)，共78頁(yè)。81

整數(shù)部分的轉(zhuǎn)換即把十進(jìn)制數(shù)除以2，第一次相除所得余數(shù)為二進(jìn)制數(shù)的最低位K0，將所得商再除以2，反復(fù)執(zhí)行上述過(guò)程，直到商為“0”，所得余數(shù)為二進(jìn)制數(shù)的最高位Kn-1。例：（81）10=（？）2得：（81）10=（）240201052022222221K00K10K20K31K40K51K612）十進(jìn)制轉(zhuǎn)換成二進(jìn)制將十進(jìn)制數(shù)除2取余，并倒排。除2取余法方法：第三十八頁(yè)，共78頁(yè)。3.兩種數(shù)制間的轉(zhuǎn)換1）二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)方法：將相應(yīng)二進(jìn)制的數(shù)按權(quán)展開，然后各項(xiàng)求和例：（）2

=1×26+0×25+0×24+0×23+1×22+1×21+0×20=（70）10第三十九頁(yè)，共78頁(yè)。小數(shù)部分的轉(zhuǎn)換乘2取整法：小數(shù)乘以2，第一次相乘結(jié)果的整數(shù)部分為二進(jìn)制數(shù)的最高位K-1，將其小數(shù)部分再乘2依次記下整數(shù)部分，反復(fù)進(jìn)行下去，直到小數(shù)部分為“0”。例：（0.65）10=（?）20.652K-110.32K-200.62K-310.22K-400.42K-500.8由此得：（0.65）10=（0。101）2第四十頁(yè)，共78頁(yè)。編碼：用一定位的二進(jìn)制數(shù)按一定規(guī)則排列起來(lái)表示數(shù)字、符號(hào)等特定信息。用一定位的二進(jìn)制數(shù)表示十進(jìn)制數(shù)，各位的權(quán)值依次為2n、2n-1^……、21、20。按自然數(shù)順序排列的二進(jìn)制碼2.碼制（1）自然二進(jìn)制碼第四十一頁(yè)，共78頁(yè)。用四位二進(jìn)制代碼對(duì)十進(jìn)制數(shù)的各個(gè)數(shù)碼進(jìn)行編碼。（2）8421BCD碼276.8↓↓↓↓0010011101101000例：（276.8）10=（？）8421BCD（276.8）10=（01000）8421BCD用四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)，各位的權(quán)值分別是23、22、21、20。第四十二頁(yè)，共78頁(yè)。二、邏輯代數(shù)及邏輯代數(shù)的化簡(jiǎn)1.邏輯代數(shù)邏輯代數(shù)又叫布爾代數(shù)或者叫開關(guān)代數(shù)變量只有兩種取值：“0”和“1”在邏輯代數(shù)中，用英文字母表示的變量稱為邏輯變量。原變量和反變量：字母上面無(wú)反號(hào)的稱為原變量，有反號(hào)的叫做反變量。邏輯變量：邏輯函數(shù)：如果輸入邏輯變量A、B、C

???的取值確定之后，輸出邏輯變量Y

的值也被唯一確定，則稱Y

是A、B、C???的邏輯函數(shù)，并記作?！?”和“1”僅代表兩種相反的邏輯狀態(tài)沒(méi)有數(shù)值大小的含義第四十三頁(yè)，共78頁(yè)。公理、定律與常用公式公理0·0=00+0=00·1=1·0=0

0+1=1+0=1基本公式A·0=0A+1=11+1=11·1=1

A·0=0A+1=1邏輯代數(shù)的基本公式和基本定律第四十四頁(yè)，共78頁(yè)。交換律A·B·C=（A·B）·C=A·（B·C）A+B+C=（A+B）+C=A+（B+C）結(jié)合律A+BC=（A+B）（A+C）A·（B+C）=A·B+A·C分配律A·B=B·AA+B=B+A重疊律A·A=AA+A=A互補(bǔ)律A·A=0A+A=1公理、定律與常用公式第四十五頁(yè)，共78頁(yè)。公理、定律與常用公式非非律A=A反演律A·B=A+BA+B=AB吸收律A+A·B=AA·（A+B）=AA+A·B=A+BA·（A+B）=A·B冗余律AB+AC+BC=AB+AC第四十六頁(yè)，共78頁(yè)。函數(shù)的簡(jiǎn)化依據(jù)

邏輯電路所用門的數(shù)量少每個(gè)門的輸入端個(gè)數(shù)少邏輯電路構(gòu)成級(jí)數(shù)少

邏輯電路保證能可靠地工作降低成本提高電路的工作速度和可靠性2.邏輯函數(shù)的化簡(jiǎn)第四十七頁(yè)，共78頁(yè)。方法：并項(xiàng)法：利用的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去多余的一個(gè)變量配項(xiàng)法：利用展開后消去更多的項(xiàng)可在函數(shù)某一項(xiàng)中乘以消去法：利用消去多余因子吸收法：利用消去多余的項(xiàng)最簡(jiǎn)式的標(biāo)準(zhǔn)

首先是式中乘積項(xiàng)最少

乘積項(xiàng)中含的變量少

邏輯函數(shù)的簡(jiǎn)化與門的輸入端個(gè)數(shù)少實(shí)現(xiàn)電路的與門少下級(jí)或門輸入端個(gè)數(shù)少公式法化簡(jiǎn)函數(shù)第四十八頁(yè)，共78頁(yè)。解：分配律吸收律非非律吸收律【例】試簡(jiǎn)化函數(shù)第四十九頁(yè)，共78頁(yè)。三、邏輯函數(shù)的表示方式及其互相轉(zhuǎn)換1.邏輯函數(shù)的表達(dá)方式用有限個(gè)與、或、非邏輯運(yùn)算符，按某種邏輯關(guān)系將邏輯變量A、B、C……連接起來(lái)，所得的表達(dá)式F=f（A、B、C……）稱為邏輯函數(shù)。真值表邏輯函數(shù)式

邏輯圖波形圖輸入變量不同取值組合與函數(shù)值間的對(duì)應(yīng)關(guān)系列成表格用邏輯符號(hào)來(lái)表示函數(shù)式的運(yùn)算關(guān)系取值：邏輯0、邏輯1。邏輯0和邏輯1不代表數(shù)值大小，僅表示相互矛盾、相互對(duì)立的兩種邏輯狀態(tài)反映輸入和輸出波形變化的圖形又叫時(shí)序圖由基本門或復(fù)合門等邏輯符號(hào)及它們的連線構(gòu)成的圖第五十頁(yè)，共78頁(yè)。（1）邏輯表達(dá)式優(yōu)點(diǎn)：書寫簡(jiǎn)潔方便，易用公式和定理進(jìn)行運(yùn)算、變換。缺點(diǎn)：邏輯函數(shù)較復(fù)雜時(shí)，難以直接從變量取值看出函數(shù)的值。第五十一頁(yè)，共78頁(yè)。（2）真值表ABCY00000101001110010111011100010111優(yōu)點(diǎn)：直觀明了，便于將實(shí)際邏輯問(wèn)題抽象成數(shù)學(xué)表達(dá)式。缺點(diǎn)：難以用公式和定理進(jìn)行運(yùn)算和變換；量較多時(shí)，列函數(shù)真值表較繁瑣。第五十二頁(yè)，共78頁(yè)。（3）邏輯圖ABC優(yōu)點(diǎn)：最接近實(shí)際電路。缺點(diǎn)：不能進(jìn)行運(yùn)算和變換，所表示的邏輯關(guān)系不直觀。&≥1Y&&第五十三頁(yè)，共78頁(yè)。（4）波形圖輸入變量和對(duì)應(yīng)的輸出變量隨時(shí)間變化的波形ABY優(yōu)點(diǎn)：形象直觀地表示了變量取值與函數(shù)值在時(shí)間上的對(duì)應(yīng)關(guān)系。缺點(diǎn)：難以用公式和定理進(jìn)行運(yùn)算和變換，當(dāng)變量個(gè)數(shù)增多時(shí)，畫圖較麻煩。第五十四頁(yè)，共78頁(yè)。≥11&&ABCYY1Y22.邏輯圖與邏輯函數(shù)式的互換（1）由邏輯圖寫出邏輯函數(shù)表達(dá)式方法：從輸入端著手，逐級(jí)寫出各級(jí)輸出端的函數(shù)式，最后得到該邏輯圖所表達(dá)的邏輯函數(shù)?！纠繉懗鲞壿媹D的邏輯函數(shù)表達(dá)式解：第五十五頁(yè)，共78頁(yè)。（2）由邏輯函數(shù)式畫出邏輯圖方法：將表達(dá)式中的“與”、“或”和“非”等基本邏輯運(yùn)算用相應(yīng)的邏輯等號(hào)表示，并將它們按運(yùn)算的先后順序連接起來(lái)。【例】畫出解：的邏輯圖≥1&&ABY第五十六頁(yè)，共78頁(yè)。3.邏輯函數(shù)式與真值表的互換（1）由邏輯函數(shù)式列真值表方法：首先摟函數(shù)中變量各種可能取值（真值）全部列寫出來(lái)，再將每一真值組合代入原函數(shù)式，計(jì)算（按邏輯運(yùn)算規(guī)則）出函數(shù)的真值，并將輸入變量與函數(shù)值一一對(duì)應(yīng)地列成表格，即得函數(shù)的真值表?！纠苛谐鲞壿嫼瘮?shù)的真值表ABCY11000000000001111000001111101101解：第五十七頁(yè)，共78頁(yè)。（2）由真值表寫邏輯函數(shù)式挑出函數(shù)值為1的項(xiàng)每個(gè)函數(shù)值為1的輸入變量取值組合寫成一個(gè)乘積項(xiàng)這些乘積項(xiàng)作邏輯加輸入變量取值為1的，用原變量表示；反之，則用反變量表示方法：【例】寫出真值表中所表達(dá)的邏輯函數(shù)ABY0001010011真值表11解：邏輯功能：兩輸入相同時(shí)，為1；不同時(shí)，為0“同或”第五十八頁(yè)，共78頁(yè)。邏輯圖F=ABC+ABC+ABC乘積項(xiàng)用與門實(shí)現(xiàn)，和項(xiàng)用或門實(shí)現(xiàn)波形圖010011001111第五十九頁(yè)，共78頁(yè)?！?-4組合邏輯電路組合邏輯電路：是由若干個(gè)基本邏輯門電路和復(fù)合邏輯門電路組成的。輸入：邏輯關(guān)系：Fi

=fi

（X1、X2、…、Xn）i=（1、2、…、m）輸出：X1、X2、…、XnF1、F2、…、Fm組合邏輯電路方框圖第六十頁(yè)，共78頁(yè)。1.掌握組合邏輯電路的功能和特點(diǎn)，了解組合邏輯電路的一般分析方法和設(shè)計(jì)方法。2.了解編碼器、譯碼器典型集成電路的引腳功能和使用方法。3.掌握半導(dǎo)體七段顯示數(shù)碼管的使用方法。第六十一頁(yè)，共78頁(yè)。一、組合電路的特點(diǎn)與分析方法2.分析組合邏輯電路功能步驟：寫邏輯函數(shù)式簡(jiǎn)化函數(shù)式列真值表描述電路功能1.特點(diǎn)（1）電路由邏輯門構(gòu)成（2）不含記憶元件（3）輸出無(wú)反饋到輸入的回路（4）輸出與電路原來(lái)狀態(tài)無(wú)關(guān)已知組合電路第六十二頁(yè)，共78頁(yè)?！纠糠治鰣D示組合邏輯電路的邏輯功能。因此該電路為一個(gè)加法器，因沒(méi)考慮進(jìn)位，所以稱半加器。（1）邏輯表達(dá)式（2）真值表ABSC0000011010101101

真值表（3）判斷：把A、B看成兩個(gè)一位二進(jìn)制數(shù)時(shí)，S就是它們的和，C則是二者相加所得的進(jìn)位&=1ABCS解：

組合邏輯電路第六十三頁(yè)，共78頁(yè)。二、常見組合邏輯電路1.編碼器編碼：用二進(jìn)制代碼表示特定對(duì)象的過(guò)程。編碼器是指能夠?qū)崿F(xiàn)編碼功能的數(shù)字電路。功能：輸入m位代碼輸出n位二進(jìn)制代碼

m≤2n邏輯功能：任何一個(gè)輸入端接低電平時(shí)，三個(gè)輸出端有一組對(duì)應(yīng)的二進(jìn)制代碼輸出。如圖：三位二進(jìn)制編碼器（8線—3線編碼器）。&&&1111111I0I1I2I3I4I5I6I7Y1Y0Y2三位二進(jìn)制編碼器電路輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111真值表任何時(shí)刻只允許一個(gè)輸入端有信號(hào)輸入（1）二進(jìn)制編碼器第六十四頁(yè)，共78頁(yè)。優(yōu)先編碼優(yōu)先編碼器允許幾個(gè)輸入端同時(shí)加上信號(hào)，電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。當(dāng)有多個(gè)輸入端同時(shí)有信號(hào)輸入時(shí)，怎么辦？1514131211109123456774LS7488168線-3線優(yōu)先編碼器74LS748的引腳圖使能輸入端使能輸出端優(yōu)先標(biāo)志輸出端編碼輸出端編碼輸入端第六十五頁(yè)，共78頁(yè)。輸入輸出1××××××××111110×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101011111111111108線-3線優(yōu)先編碼器74LS748的功能真值表不允許編碼允許編碼優(yōu)先編碼第六十六頁(yè)，共78頁(yè)。電路的功能為：當(dāng)為低電平時(shí)允許編碼工作。則只對(duì)其最高位編碼，在輸出端對(duì)應(yīng)輸出自然三位二進(jìn)制代碼的反碼，此時(shí)，使能輸出端而當(dāng)為高電平時(shí)，EO為高電平，電路禁止編碼工作。為低電平；優(yōu)先標(biāo)志端若輸入端有多個(gè)為低電平，第六十七頁(yè)，共78頁(yè)。（2）二—十進(jìn)制編碼器二—十進(jìn)制編碼器是將十進(jìn)制數(shù)0～9共十個(gè)對(duì)象用BCD碼來(lái)表示的電路。，又稱為10線—4線編碼器。8421BCD編碼器的邏輯圖8421BCD編碼器第六十八頁(yè)，共78頁(yè)。8421BCD編碼器真值表序號(hào)輸入（十進(jìn)制數(shù)）輸出（BCD碼）I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0010000000000000101000000000001200100000000010300010000000011400001000000100500000100000101600000010000110700000001000111800000000101000900000000011001邏輯表達(dá)式為：第六十九頁(yè)，共78頁(yè)。8421BCD編碼器簡(jiǎn)化真值表輸入十進(jìn)制數(shù)輸出（BCD碼）Y3Y2Y1Y000000100012001030011401005010160110701118100091001第七十頁(yè)，共78頁(yè)。2.譯碼器譯碼器又稱解碼器，其功能與編碼器相反。（1）二進(jìn)制譯碼器3線—8線譯碼器74LS138的引腳圖輸入端輸出端使能端1514131211109123456781674SL138第七十一頁(yè)，共78頁(yè)。輸