數(shù)字電路實(shí)驗(yàn)基本知識(shí)

數(shù)字電路實(shí)驗(yàn)基本知識(shí)第1頁(yè)，共17頁(yè)，2023年，2月20日，星期六一、小規(guī)模數(shù)字集成電路系列及封裝

小規(guī)模數(shù)字集成電路中最常用的是TTL電路和CMOS電路。常用的有74系列40/45系列

TTL器件型號(hào)以74（或54）作為前綴的，稱為74(工業(yè))/54(軍工)系列，譬如74LS00、74F181、54S86等。高速CMOS電路HC（74HC系列）。與TTL兼容的高速CMOS電路HCT(74HCT系列)。TTL電路與COMS電路各有優(yōu)缺點(diǎn)，TTL速度高，CMOS電路功耗小、電源范圍大、抗擾能力強(qiáng)。

數(shù)字集成電路器件有多種封裝形式。DIP/SOP/SOIC/PLCC/TQFP/PQFP/TSOPBGA中小規(guī)模集成電路常用下列兩種封裝形式

DIP—雙列直插

SOP/SOIC—扁平封裝實(shí)驗(yàn)中所用的74系列器件封裝選用雙列直插式（DIP），圖1示是雙列直插封裝的正面示意圖。第2頁(yè)，共17頁(yè)，2023年，2月20日，星期六第1引腳1、從正面看，器件一端有一個(gè)半圓缺口，這是正方向的標(biāo)志。IC芯片的引腳序號(hào)是依次半圓缺口為參考點(diǎn)定位的，缺口左下邊的第一個(gè)引腳編號(hào)為1，IC引腳編號(hào)按逆時(shí)針?lè)较蛟黾?。圖中的數(shù)字表示引腳編號(hào)。DIP封裝的數(shù)字集成電路引腳數(shù)有14、16、20、24、28等多種。DIP封裝特點(diǎn)2、DIP封裝的器件有兩列引腳，兩列引腳之間的距離能夠作微小改變，但引腳間距不能改變。將器件插入實(shí)驗(yàn)平臺(tái)上的插座（面包板）或從其上拔出時(shí)要小心，不要將器件引腳搞彎或折斷第1引腳第7引腳第8引腳第3頁(yè)，共17頁(yè)，2023年，2月20日，星期六3、74系列器件一般右下角的最后一個(gè)引腳是GND，右上角的引腳是Vcc。例如，14引腳器件引腳7是GND；引腳14是Vcc；16引腳器件的8引腳是GND，16引腳是Vcc。但也有例外，如16引腳的雙JK觸發(fā)器74LS76，引腳13是GND，引腳5是Vcc。GNDVCC因此，使用集成電路器件時(shí)要先看清楚它的引腳分配圖，找對(duì)電源和地引腳，避免因接線錯(cuò)誤造成器件損壞。第4頁(yè)，共17頁(yè)，2023年，2月20日，星期六二、可編程邏輯器件封裝大規(guī)?？删幊踢壿嬈骷２捎肞LCC/QFP/BGA等封裝形式數(shù)字電路實(shí)驗(yàn)系統(tǒng)上，使用的復(fù)雜可編程邏輯器件EP1C3T144C8是144引腳的TQFP（ThinQuadFlatPackage）封裝，圖2是封裝正面。器件的正面上方的小圓點(diǎn)指示引腳1，引腳編號(hào)按逆時(shí)針?lè)较蛟黾?，引腳2在引腳1的左邊，引腳144在引腳1的右邊。VCCINTER內(nèi)核電源VCCIO端口電源GND地端EP1C3T144C8的電源引腳號(hào)有多個(gè)定位點(diǎn)第5頁(yè)，共17頁(yè)，2023年，2月20日，星期六三、數(shù)字電路邏輯狀態(tài)與電平標(biāo)準(zhǔn)規(guī)定數(shù)字電路是一種開(kāi)關(guān)電路，開(kāi)關(guān)的兩種狀態(tài)“開(kāi)通”與“關(guān)斷”，常用二元常量0和1來(lái)表示。在VHDL中通常用BIT表述bitorbit-vector數(shù)字信號(hào)按信號(hào)方向分輸入與輸出(in/out/inout/buff)在數(shù)字邏輯電路中，區(qū)分邏輯電路狀態(tài)“1”和“0”信號(hào)用電平來(lái)體現(xiàn)信號(hào)的電平一般有兩種規(guī)定，即正邏輯和負(fù)邏輯。

正邏輯規(guī)定，高電平表示邏輯“1”，低電平則表示邏輯“0”。

負(fù)邏輯規(guī)定，低電平表示邏輯“1”，高電平則表示邏輯“0”。

工程中多數(shù)采用正邏輯描述。

現(xiàn)在常用的電平標(biāo)準(zhǔn)有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，還有一些速度比較高的LVDS、GTL、PGTL、CML、HSTL、SSTL等

各自的供電電源、電平標(biāo)準(zhǔn)以及使用注意事項(xiàng)

TTL:Transistor-TransistorLogic三極管結(jié)構(gòu)

Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=1.4V；VIL<=0.8V。

因?yàn)?.4V與5V之間還有很大空閑，對(duì)改善噪聲容限并沒(méi)什么好處，又會(huì)白白增大系統(tǒng)功耗，還會(huì)影響速度。所以后來(lái)就把一部分“砍”掉了。也就是后面的LVTTL。

第6頁(yè)，共17頁(yè)，2023年，2月20日，星期六三、數(shù)字電路邏輯狀態(tài)與電平標(biāo)準(zhǔn)規(guī)定(TTL續(xù))LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(LowVoltageTTL)。3.3VLVTTL：

Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；

VIH>=2V；VIL<=0.8V。2.5VLVTTL：

Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；

VIH>=1.7V；VIL<=0.7V。更低的LVTTL不常用。多用在處理器等高速芯片，使用時(shí)查看芯片手冊(cè)就OK了。

TTL電平輸入腳懸空時(shí)是內(nèi)部認(rèn)為是高電平。第7頁(yè)，共17頁(yè)，2023年，2月20日，星期六三、數(shù)字電路邏輯狀態(tài)與電平標(biāo)準(zhǔn)規(guī)定CMOS：ComplementaryMetalOxideSemiconductor

PMOS+NMOS

Vcc：5V；VOH>=4.45V；VOL<=0.5V；

VIH>=3.5V；VIL<=1.5V。

相對(duì)TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對(duì)應(yīng)3.3VLVTTL，出現(xiàn)了LVCMOS，可以與3.3V的LVTTL直接相互驅(qū)動(dòng)。3.3VLVCMOS：

Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；

VIH>=2.0V；VIL<=0.7V。2.5VLVCMOS：

Vcc：2.5V；VOH>=2V；VOL<=0.1V；

VIH>=1.7V；VIL<=0.7V。CMOS使用注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)時(shí)，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。第8頁(yè)，共17頁(yè)，2023年，2月20日，星期六四、數(shù)字電路測(cè)試機(jī)故障查找、排除第9頁(yè)，共17頁(yè)，2023年，2月20日，星期六1.數(shù)字電路測(cè)試數(shù)字電路靜態(tài)測(cè)試指的是，給定數(shù)字電路若干組靜態(tài)輸入值，測(cè)定數(shù)字電路的輸出值是否正確。數(shù)字電路狀態(tài)測(cè)試的過(guò)程是在數(shù)字電路設(shè)計(jì)好后，將其安裝連接成完整的線路，把線路的輸入接到電平開(kāi)關(guān)上，線路的輸出接到電平指示燈（LED）,按功能表或狀態(tài)表的要求，改變輸入狀態(tài)，觀察輸入和輸出之間的關(guān)系是否符合設(shè)計(jì)要求。數(shù)字電路電平測(cè)試是測(cè)量數(shù)字電路輸入與輸出邏輯電平（電壓）值是否正確的一種方法。數(shù)字邏輯電路中，對(duì)于74系列TTL集成電路要求，輸入低電平≤0.8V，輸入高電平≥1.4V。74系列TTL集成電路數(shù)出低電平≤0.2V，輸出高電平≥3.5V。靜態(tài)測(cè)試是檢查設(shè)計(jì)與接線是否正確無(wú)誤的重要一步。動(dòng)態(tài)測(cè)試：在靜態(tài)測(cè)試的基礎(chǔ)上，按設(shè)計(jì)要求在輸入端加動(dòng)態(tài)脈沖信號(hào)，觀察輸出端波形是否符合設(shè)計(jì)要求，這是動(dòng)態(tài)測(cè)試。第10頁(yè)，共17頁(yè)，2023年，2月20日，星期六2.故障查找與排除在數(shù)字邏輯電路實(shí)驗(yàn)中，出現(xiàn)問(wèn)題是難免的。重要的是分析問(wèn)題，找出出現(xiàn)問(wèn)題的原因，從而解決問(wèn)題。一般地說(shuō)，由三方面的原因產(chǎn)生問(wèn)題（故障）:器件故障、接線錯(cuò)誤、設(shè)計(jì)錯(cuò)誤。第11頁(yè)，共17頁(yè)，2023年，2月20日，星期六a.器件故障器件故障是器件失效或接插問(wèn)題引起的故障，表現(xiàn)為器件工作不正常，這需要更換一個(gè)好器件。器件接插問(wèn)題，如管腳折斷或器件的某個(gè)（或某些）引腳沒(méi)有插到插座中等，也會(huì)使器件工作不正常。對(duì)于器件接插錯(cuò)誤有時(shí)不易發(fā)現(xiàn)，需要仔細(xì)檢查。判斷器件使小的方法是用集成電路測(cè)試儀測(cè)試器件。需要指出的是，一般的集成電路測(cè)試儀只能檢測(cè)器件的某些靜態(tài)特性。對(duì)負(fù)載能力等靜態(tài)特性和上升沿、下降沿、延遲時(shí)間等動(dòng)態(tài)特性，一般的集成電路測(cè)試儀不能測(cè)試。測(cè)試器件的這些參數(shù)，須使用專門(mén)的集成電路測(cè)試儀。第12頁(yè)，共17頁(yè)，2023年，2月20日，星期六b.接線錯(cuò)誤在教學(xué)實(shí)驗(yàn)中，最常見(jiàn)接線錯(cuò)誤有漏線錯(cuò)誤和布線錯(cuò)誤。漏線的現(xiàn)象往往是忘記連接電源和地、線路輸入端的懸空。懸空的輸入端可用三狀態(tài)邏輯筆或電壓表來(lái)檢測(cè)。一個(gè)理想的ＴＴＬ電路邏輯“０”電平在0.2～0.4Ｖ之間，邏輯“ｌ”電平在２.４～３.６Ｖ之間，而懸空點(diǎn)的電平大約在１.6～１.8Ｖ之間。ＣＭＯＳ的邏輯電平等于實(shí)際使用的電源電壓和地線。接線錯(cuò)誤會(huì)使器件（不是ＯＣ門(mén)）的輸出端之間短路。兩個(gè)具有相反電平的ＴＴＬ集成電路輸出端，如果短路以后將會(huì)產(chǎn)生大約０.6Ｖ的輸出電壓。第13頁(yè)，共17頁(yè)，2023年，2月20日，星期六c.設(shè)計(jì)錯(cuò)誤設(shè)計(jì)錯(cuò)誤自然會(huì)造成與預(yù)想的結(jié)果不一致。原因是所用器件的原理沒(méi)有掌握。在集成邏輯電路實(shí)際應(yīng)用中，不用的輸入端是不允許懸空的。因?yàn)橛捎陔姶鸥袘?yīng)，懸空的輸入端易受到干擾產(chǎn)生噪聲，而這種噪聲有可能被邏輯門(mén)當(dāng)作輸入邏輯信號(hào)，從而產(chǎn)生錯(cuò)誤輸出信號(hào)。因此，常把不用的輸入端與有用的輸入端連接到一起，或根據(jù)器件類型，把它們接到高電平或低電平。在帶有觸發(fā)器的電路中，未能正確處理邊沿轉(zhuǎn)換時(shí)間和激勵(lì)信號(hào)變化時(shí)間之間的關(guān)系。當(dāng)實(shí)驗(yàn)中發(fā)現(xiàn)結(jié)果與預(yù)期不一致時(shí)，應(yīng)仔細(xì)觀測(cè)現(xiàn)象，冷靜分析問(wèn)題所在。首先檢查儀器、儀表的使用是否正確。在正確使用儀器、儀表的前提下，按邏輯圖和接線圖查找問(wèn)題出現(xiàn)在何處。查找與糾錯(cuò)是綜合分析、仔細(xì)推究的過(guò)程，有多種方法，但以“二分法”查錯(cuò)速度較快。所謂“二分發(fā)”是將所設(shè)計(jì)的邏輯電路從最先信號(hào)輸入端到電路最終信號(hào)輸出端之間的電路一分為二，在中間找到切入點(diǎn)，斷開(kāi)后半部分電路，對(duì)前半部分電路進(jìn)行分析、測(cè)試，確定前半部分電路是否正確，如前半部分電路不正確，在對(duì)其半部分電路再分為二，以此類推，只要認(rèn)真分析、仔細(xì)查找，總會(huì)就錯(cuò)成功。第14頁(yè)，共17頁(yè)，2023年，2月20日，星期六五、數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)步驟手工設(shè)計(jì)過(guò)程EAD設(shè)計(jì)流程1.實(shí)驗(yàn)設(shè)計(jì)1.設(shè)計(jì)輸入2.選擇器件2.綜合3.布局 3.適配

4.布線

4.前仿5.實(shí)驗(yàn)測(cè)試、調(diào)試與記錄5.編程/下載6.撰寫(xiě)實(shí)驗(yàn)總結(jié)報(bào)告6.硬體測(cè)試

第15頁(yè)，共17頁(yè)，2023年，2月20日，星期六6.撰寫(xiě)實(shí)驗(yàn)總結(jié)報(bào)告(A)驗(yàn)證性實(shí)驗(yàn)報(bào)告書(shū)寫(xiě)格式(1)實(shí)驗(yàn)內(nèi)容(2)實(shí)驗(yàn)?zāi)康?3)實(shí)驗(yàn)設(shè)備(4)實(shí)驗(yàn)方法與手段(5)實(shí)驗(yàn)原理圖(6)實(shí)驗(yàn)現(xiàn)象（結(jié)果）記錄