組合邏輯電路自編教材

組合邏輯電路自編教材第1頁，共83頁，2023年，2月20日，星期日3-2組合電路的基本分析方法和設計方法（1）根據給定邏輯圖寫出輸出邏輯函數表達式；（2）對邏輯函數表達式化簡，寫出最簡與或表達式；（3）根據最簡表達式列出真值表；（4）由真值表說明給定電路的邏輯功能。一、組合電路的分析第2頁，共83頁，2023年，2月20日，星期日【例1】ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABABY0Y10000011010101101邏輯功能：一位二進制加法。Y0:本位和；Y1：進位位。組合電路如圖所示，分析該電路的邏輯功能。ABY0Y11&&&&第3頁，共83頁，2023年，2月20日，星期日第4頁，共83頁，2023年，2月20日，星期日第5頁，共83頁，2023年，2月20日，星期日第6頁，共83頁，2023年，2月20日，星期日【例2】分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111第7頁，共83頁，2023年，2月20日，星期日邏輯功能D3110D2100D101001D0000YA1A0S四選一數據選擇器A1A0:選擇控制(地址)D3D2D1D0:數據輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(選通端、片選端)

低電平有效YD3SD2D1D0A0A1&&&&&111第8頁，共83頁，2023年，2月20日，星期日【例3】分析下面組合電路的邏輯功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

當A>B時,Y1=1

當A=B時,Y2=1

當A<B時,Y3=1是一位數字比較器第9頁，共83頁，2023年，2月20日，星期日3-3組合邏輯電路設計（1）根據設計要求，定義輸入、輸出邏輯變量，并給輸入、輸出邏輯變量賦值，即用0和1表示信號的有關狀態(tài)；（2）列出真值表；（3）由真值表寫出邏輯函數表達式；（4）化簡邏輯函數表達式；（5）畫出邏輯圖；第10頁，共83頁，2023年，2月20日，星期日2.全加器設計1.半加器設計第11頁，共83頁，2023年，2月20日，星期日1、半加器不考慮低位進位輸入，兩數碼X、Y相加，稱半加X

Y

S000011101110C0001S=XY

+XY=XY+C=XY=1&SCXYXYSCCO第12頁，共83頁，2023年，2月20日，星期日2、全加器COCOiAiBiSiCIiCI被加數、加數以及低位的進位三者相加稱為“全加”真值表1110100110010100111011101001110010100000COiSiCIi

Bi

Ai

全減器的真值表如何？第13頁，共83頁，2023年，2月20日，星期日全加器1110100110010100111011101001110010100000COiSiCIi

BiAi

Si=m1+m2+m4+m7=AiBiCIiCi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi=(AiBi)CIi+AiBi第14頁，共83頁，2023年，2月20日，星期日【例1】設計一三人表決電路。設計要求：多數贊成通過，反之不通過。并用與非門實現(xiàn)該電路。1.設定變量：用A、B、C和Y分別表示輸入和輸出信號；2.狀態(tài)賦值:贊成用1表示，反之用0表示。表決結果用指示燈表示；燈亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011114.寫邏輯函數表達式并化簡：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC第15頁，共83頁，2023年，2月20日，星期日5.畫出邏輯圖：三人表決電路10A+5VBCY&&&&R=ABACBCY第16頁，共83頁，2023年，2月20日，星期日【例3】三層樓房，樓道只有一盞燈。試設計該樓道燈控制電路。要求：在每一層均可控制開關。開關—A、B、C合——“1”開——“0”滅——“0”亮——“1”燈—YA、B、CY0000001010100101110111001111CBAY00010110000111100001111010101011第17頁，共83頁，2023年，2月20日，星期日4位串行進位加法器3-4常用組合集成邏輯電路1.四位集成全加器——74LS283第18頁，共83頁，2023年，2月20日，星期日四位并行進位(超前進位)加法器串行進位的延遲級數與位數成正比.考慮設置專用的進位形成電路同時產生各位的進位Cn.進位輸入是由專門的“進位門”綜合所有低位的加數、被加數及最低位進位來提供.稱”快速加法器”或”超前進位加法器”第19頁，共83頁，2023年，2月20日，星期日COi=AiBiCIi+AiBiCIi+AiBiCIi+AiBiCIi第20頁，共83頁，2023年，2月20日，星期日第21頁，共83頁，2023年，2月20日，星期日2.譯碼器2.1最小項譯碼器——74LS138第22頁，共83頁，2023年，2月20日，星期日輸入輸出B2

B1

B0

0000010100111001011101110111111110111111110111111110111111110111111110111111110111111110第23頁，共83頁，2023年，2月20日，星期日第24頁，共83頁，2023年，2月20日，星期日

第25頁，共83頁，2023年，2月20日，星期日譯碼器的擴展

第26頁，共83頁，2023年，2月20日，星期日第27頁，共83頁，2023年，2月20日，星期日

用兩片74LS138接成的4線－16線譯碼器第28頁，共83頁，2023年，2月20日，星期日2-4線譯碼器輸出高電平有效輸出低電平有效Y0Y1Y2Y3ABEY0Y1Y2Y3ABE第29頁，共83頁，2023年，2月20日，星期日每日一題：設計一個四變量的多數表決電路，當輸入變量A、B、C、D有3個或個以上輸出為1，輸入為其他狀態(tài)是輸出為0。要求：（1）列出真值表；（2）寫出表達式；（3）用八選一數據選擇器實現(xiàn)；（4）用兩片74LS138譯碼器實現(xiàn)。（八選一數據選擇器和74LS138譯碼器如圖所示，在圖上連線即可。）

第30頁，共83頁，2023年，2月20日，星期日2.2顯示譯碼器——74LS48第31頁，共83頁，2023年，2月20日，星期日字形顯示abfgecd?fg

abedc?第32頁，共83頁，2023年，2月20日，星期日LED連接方式七段數字顯示器分為共陰極和共陽極兩種。abcdefg+++++?共陰極接法+VCC?abcdefg共陽極接法若采用共陽極LED，顯示譯碼器的輸出應為低電平輸出有效；若采用共陰極LED，則高電平輸出有效。注意第33頁，共83頁，2023年，2月20日，星期日Ya

Yb

Yc

YdYe

Yf

YgA3

A2

A1

A00000000100100011010001010110011110001001101010111100110111101111111111001110001101100111100101100111011011001111111100001111111111001100011010011001010001110010110001111000000001234567891011121314150123456789十進制

字第34頁，共83頁，2023年，2月20日，星期日第35頁，共83頁，2023年，2月20日，星期日BCD－七段顯示譯碼器74LS48的邏輯圖第36頁，共83頁，2023年，2月20日，星期日常用顯示譯碼器7447(低電平輸出有效）7449(高電平輸出有效)7448(高電平輸出有效7448的邏輯功能：LT—燈測試(低電平有效)BI/

RBO—滅燈輸入/滅零輸出(低電平有效)RBI—滅零輸入；(低電平有效)當RBI=0;A3A2A1A0=0時燈滅，RBI=1;A3A2A1A0=0時，顯示0。第37頁，共83頁，2023年，2月20日，星期日有滅零控制的8位數碼顯示系統(tǒng)第38頁，共83頁，2023年，2月20日，星期日用7448驅動BS201的連接方法第39頁，共83頁，2023年，2月20日，星期日2.3編碼器第40頁，共83頁，2023年，2月20日，星期日8個輸入信號分別用I0~I7表示，且高電平有效；輸出的三位二進制代碼分別用Y0、Y1、Y2表示。簡化編碼表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7=I4I5I6I7=I2I3I6I7=I1I3I5I7輸入輸出I0=1Y2Y1Y0000001010011100111110101I1=1I2=1I3=1I4=1I5=1I7=1I6=1A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I011111111&&&一、3位二進制編碼器第41頁，共83頁，2023年，2月20日，星期日第42頁，共83頁，2023年，2月20日，星期日二、集成優(yōu)先編碼器——74148（8線-3線）(1)輸入、輸出均以低電平作為有效信號。(2)S—使能輸入(3)YS—使能輸出?！半娐饭ぷ?，但無編碼輸入”1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0

654321S(4)YEX—擴展端。“電路工作，有編碼輸入”第43頁，共83頁，2023年，2月20日，星期日第44頁，共83頁，2023年，2月20日，星期日第45頁，共83頁，2023年，2月20日，星期日用兩片74LS148接成的16線－4線優(yōu)先編碼器第46頁，共83頁，2023年，2月20日，星期日

二－十進制優(yōu)先編碼器74LS147的邏輯圖第47頁，共83頁，2023年，2月20日，星期日2.4四選一數據選擇器D3D2D1D0A1A0S1MUXYYD3S1D2D1D0A0A1&111&&&&Y=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0D3110D2100D101001D0000YA1A0S第48頁，共83頁，2023年，2月20日，星期日有使能端的雙4選1數據選擇器——74LS153（輸出結構：W=Y）1Y1W2Y2W++1D01D11D21D32D02D12D22D3S0S11E2E.......................1&&11111>1>1第49頁，共83頁，2023年，2月20日，星期日選擇器擴展【例1】利用一片74153構成一個8選1數據選擇器。A2D7D6D5D4D3D2D1D0輸入1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2A0A1Y>1第50頁，共83頁，2023年，2月20日，星期日【例2】用雙4選1選擇器擴展成16選1選擇器A3A2A1A0Y00D00001D110D211D30100D401D510D611D700D810

01D910D1011D111100D1201D1310D1411D15兩種不同的擴展方案，從功能表上分析，可以先選低兩位，也可以先選高兩位。16選1功能表第51頁，共83頁，2023年，2月20日，星期日方案一：用雙4選1選擇器(無使能端)擴展成16選1選擇器邏輯結構：A1A0控制第一層選擇，A3A2控制第二層選擇。A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A1

A0

A3

A2

D0

D3

D4

D7

D8

D11

D12

D15

..第52頁，共83頁，2023年，2月20日，星期日方案二：用雙4選1選擇器(無使能端)擴展成16選1選擇器A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A3

A2

A1

A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15邏輯結構：A3A2控制第一層選擇，A1A0控制第二層選擇。第53頁，共83頁，2023年，2月20日，星期日方案三：用雙4選1選擇器(有使能端)擴展成16選1選擇器用譯碼器＋數據選擇器，一級選擇就可以。高兩位控制端經譯碼后分別控制數據選擇器的使能端E，以實現(xiàn)擴展。輸出級是OC門，因此可以“線與”。A3A2A1A0ED0D3D4D7D8D11D12D151W2W1W2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E1D01D3E2D02D3E1D01D3E2D02D3......第54頁，共83頁，2023年，2月20日，星期日用數據選擇器實現(xiàn)組合邏輯函數【例1】利用選擇器實現(xiàn)邏輯函數Y（A,B,C）=（1,2,4,6,7）用八選一74151Y=m1+m2+

m4+m6+m7=ABC+ABC+ABC+ABC+ABC74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1第55頁，共83頁，2023年，2月20日，星期日用四選一74153Y=ABC+ABC+ABC+ABC+ABCAB1D31D21D11D0S1A1A074153Y2Y12D32D22D12D0S2YC“1”..1=AB?C+AB?C+AB?C+AB?1第56頁，共83頁，2023年，2月20日，星期日【例2】利用八選一數據選擇器實現(xiàn)邏輯函數Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB?0+DCB?1+DCB?0+DCB?1+DCB?A+DCB?A+DCB?A+DCB?174151D7D6D5D4D3D2D1D0A1A0YA2YDCB“1”A.....1第57頁，共83頁，2023年，2月20日，星期日數據同比較器—【例3】分析下面組合邏輯電路的邏輯功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0

Y7Y6Y5

Y4Y3Y2

Y1Y0

A2A1A074LS15174LS138A2A1A0B2B1B0AB比較結果：若A=B，則Y=0，反之，Y=1。只能比較兩個二進制數是否相同，而不能比較其大小。第58頁，共83頁，2023年，2月20日，星期日分析由雙四選一數據選擇器構成的組合電路所實現(xiàn)的邏輯功能。

每日一題第59頁，共83頁，2023年，2月20日，星期日二、數值比較器1、一位數值比較器1.定義：用來比較兩個一位二進制數大小的電路。2.真值表：Ai

Bi

YA>B0000101011100010YA<BYA=B1001YA>B=AiBiYA<B=AiBi3.邏輯圖：YA=B=AiBi+AiBi=AiBi+AiBiYA<BYA=BYA>BAiBi11&&=第60頁，共83頁，2023年，2月20日，星期日2、四位數值比較器A3A2A1A0B3B2B1B0從高位開始比較，若A3>B3

則A>B，若A3<B3

則A<B，若A3=B3

則再比較低位A3B3A2B2A1B1A0B0IA>BIA<BIA=BA>BA<BA=BA3>B3XXXXXX100A3<B3XXXXXX010A3=B3A2>B2XXXXX100A3=B3A2<B2XXXXX010A3=B3A2=B2A1>B1XXXX100A3=B3A2=B2A1<B1XXXX010A3=B3A2=B2A1=B1A0>B0XXX100A3=B3A2=B2A1=B1A0<B0XXX010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0001001A3=B3A2=B2A1=B1A0=B0010010第61頁，共83頁，2023年，2月20日，星期日A3B3A2B2A1B1A0B0IA>BIA<BIA=BA>BA<BA=BA3=B3A2=B2A1=B1A0=B0000000A3=B3A2=B2A1=B1A0=B0011011A3=B3A2=B2A1=B1A0=B0101101A3=B3A2=B2A1=B1A0=B0110110A3=B3A2=B2A1=B1A0=B0111111第62頁，共83頁，2023年，2月20日，星期日集成化四位數值比較器7485A3A1B3B1A2A0B2B0YA<BYA>BYA=B7485A>BA<BA=B低位比較輸入第63頁，共83頁，2023年，2月20日，星期日4位數值比較器CC14585的邏輯圖第64頁，共83頁，2023年，2月20日，星期日將兩片CC14585接成8位數值比較器第65頁，共83頁，2023年，2月20日，星期日【例】用兩片7485構成七位數值比較器。分段比較：先比較高三位，若A6A5A4=B6B5B4，再比較低四位。七位數碼輸入比較輸出YA<BYA>BYA=BA>BA<BA=BA3A2A1A0B3B2B1B07485（2）A6A5A4B6B5B4“1”A3A2A1A0B3B2B1B0YA<BYA>BYA=BA>BA<BA=B7485（1）A3A2A1A0B3B2B1B0第66頁，共83頁，2023年，2月20日，星期日用7485構成五位數值比較器A3A2A1A4B3B2B1B4YA<BYA>BYA=BA>BA<BA=BA0B07485A>BA<B第67頁，共83頁，2023年，2月20日，星期日§3—7組合電路中的競爭冒險正向尖峰理想情況：Y＝AA＝1負向尖峰Y1Y2Y11&Y21>1第68頁，共83頁，2023年，2月20日，星期日一、冒險的類型1、0型險象在一瞬間輸出出現(xiàn)了一個不應該有的負脈沖，這個負脈沖就稱0型險象。2、1型險象在一瞬間輸出出現(xiàn)了一個不應該有的正脈沖，這個正脈沖就稱1型險象。二、冒險的判別1.代數法若電路的輸出邏輯函數表達式在某個條件下最后能出現(xiàn)A+A或AA的形式，說明該電路存在險象。A+A的形式為0型險象，AA的形式為1型險象。第69頁，共83頁，2023年，2月20日，星期日【例1】Y=AB+AC當B=C=1時，Y=A+A——0型險象【例2】Y=(A+B)(A+C)當B=C=0時，Y=AA——1型險象注意一個邏輯函數可能存在多個險象?！纠?】Y=AB+AC+BC當B=1，C=0時，Y=A+A——0型險象當A=0，C=1時，Y=B+B——0型險象當A=1，B=0時，Y=C+C——0型險象判別一個邏輯函數是否存在險象，一定要根據原函數表達式，而不能化簡第70頁，共83頁，2023年，2月20日，星期日三、消除冒險的方法1.代數法在不影響邏輯關系的前提下，加入冗余項或乘以多余因子，使之不出現(xiàn)A+A或AA的形式?！纠縔=AB+AC+BC+AC+AB+BC冗余項第71頁，共83頁，2023年，2月20日，星期日3、選通法在產生競爭冒險門的輸入端加一個選通與門，選通脈沖在電路穩(wěn)定后再加上。4、加濾波電容在產生競爭冒險門的輸出端與地之間加一個電容。