單片機第六章

單片機第六章第1頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器六.半導(dǎo)體存儲器存儲器概述1常用的存儲器芯片2存儲器的擴展3串行EEPROM存儲器及其應(yīng)用4第2頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.1存儲器概述存儲器是存放二進制編碼信息的硬件裝置存儲器的類型按工作時與CPU聯(lián)系密切程度分類

主存和輔存，或者稱作內(nèi)存和外存。主存直接和CPU交換信息，容量小，速度快。輔存則存放暫時不執(zhí)行的程序和數(shù)據(jù)，只在需要時與主存進行批量數(shù)據(jù)交換，通常容量大，但存取速度慢；按存儲元件材料分類

半導(dǎo)體存儲器、磁存儲器及光存儲器；按存儲器讀寫工作方式分類隨機存儲器(RAM,

RandomAccessMemory)和只讀存儲器(ROM,ReadOnlyMemory)。隨即存儲器中任何存儲單元都能隨時讀寫；只讀存儲器中存儲的內(nèi)容是固定不變的，聯(lián)機工作時只能讀出不能寫入。第3頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.1存儲器概述2.存儲器的性能指標(biāo)存儲器的主要性能指標(biāo)：存儲容量、存取速度、可靠性、性能價格比。存儲容量用其存儲的二進制位信息量描述，用其存儲單元數(shù)與存儲單元字長乘積表示，即容量=字?jǐn)?shù)×字長。存取速度是指從CPU給出有效地存儲器地址到存儲器輸入或輸出有效數(shù)據(jù)所需要的時間。第4頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.1存儲器概述3.存儲器的分級結(jié)構(gòu)對存儲器的要求是容量大、速度快、可靠性高、成本低，但對一個存儲器要求上述幾項性能均佳是難以辦到的，而有些指標(biāo)要求本身就是互相矛盾的。為解決這一矛盾，目前在計算機系統(tǒng)中，采用了分級結(jié)構(gòu)。

目前采用的較多的是3級存儲器結(jié)構(gòu)，即高速緩沖存儲器(Cache)、內(nèi)存儲器和輔助存儲器。中央處理器CPU能直接訪問的存儲器有高速緩存和內(nèi)存，不能直接訪問輔助存儲器。第5頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.1存儲器概述3.存儲器的分級結(jié)構(gòu)獲取速度，使存取速度能和中央處理器的速度匹配。介于兩者之間，要求其具有適當(dāng)?shù)娜萘?，能容納較多的核心軟件和用戶程序，還有滿足系統(tǒng)對速度的要求。

追求大容量，以滿足對計算機的容量要求。第6頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片1.半導(dǎo)體存儲器芯片的結(jié)構(gòu)半導(dǎo)體存儲器芯片由存儲矩陣、地址譯碼器、控制邏輯和三態(tài)數(shù)據(jù)緩沖寄存器組成，是大量存儲元件的有機結(jié)合。存儲元件則是由能存儲一位二進制代碼的物理器件構(gòu)成。將存儲矩陣中的全部存儲單元賦予單元地址，由芯片內(nèi)部的地址譯碼器實現(xiàn)按地址選擇對應(yīng)的存儲單元。在CPU及其接口電路送來的芯片選擇信號CS和讀寫控制信號R/W的配合下，單方面打開三態(tài)緩沖器，將該存儲單元中的代碼進行讀或?qū)懖僮?。在不進行讀或?qū)懖僮鲿r，芯片選擇信號無效，控制邏輯使三態(tài)緩沖器處于高阻組裝，存儲矩陣與數(shù)據(jù)線脫開。第7頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片1.半導(dǎo)體存儲器芯片的結(jié)構(gòu)容量為2n個存儲單元的存儲矩陣，必須有n條地址線選通對應(yīng)的存儲單元，若每個存儲單元有N位(字長為N)，則有N條數(shù)據(jù)線，該存儲體由2n×N個存儲元件組成。第8頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片2.隨機讀寫存儲器RAMRAM簡稱隨機存儲器。可分為雙極性和MOS型。雙極性RAM主要用在高速微型計算中，MOS型RAM則廣泛用于微型計算機中。MOS型RAM分為靜態(tài)RAM(StaticRAM)和動態(tài)RAM（DynamicRAM）。動態(tài)RAM的存儲元件由單只或三只MOS管組成，依靠MOS管柵極電容的電荷記憶信息?！八⑿隆保簽榱瞬粊G失信息，在電容放電丟失電荷之前，把數(shù)據(jù)讀出來再寫進去，再次給電容充電，維持所記憶的信息。動態(tài)RAM集成度高，功耗低，但須增加刷新電路，適于構(gòu)成大容量的存儲器系統(tǒng)。靜態(tài)RAM的存儲元件是6管MOS型觸發(fā)器，每個存儲元件中包括很多MOS管，存儲容量有限。與動態(tài)RAM相比，靜態(tài)RAM功耗也比較大，但不需要刷新電路，適用于存儲容量較小的系統(tǒng)中。第9頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片2.隨機讀寫存儲器RAM常用的靜態(tài)RAM芯片有：6116，6264，62128，62256。6116：存儲容量：2K字節(jié)，16384個存儲元件，以128×128的矩陣排列。用11根地址線A10~A0對其行\(zhòng)列地址譯碼，以便對2048個存儲單元進行選擇。選中的存儲單元的8個存儲元件的二進制信息從8根數(shù)據(jù)線D7~D0同時輸入。CE：芯片允許信號WE：寫允許信號OE：輸出允許信號第10頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片2.隨機讀寫存儲器RAM功能001數(shù)據(jù)線上信號被寫入010存儲單元中信息送往數(shù)據(jù)線第11頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片2.隨機讀寫存儲器RAM6264：6264有兩個片選端CE1和CE2，CE1為低電平選中芯片，而CE2為高電平選擇芯片。這為使用帶來方便：一個接控制信號，另一個接其有效電平。第12頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片3.只讀存儲器ROM只讀存儲器的特點是信息一經(jīng)寫入，存儲單元的內(nèi)容就不能改變，即使斷電也不會丟失，但只能讀出。ROM按寫入情況可分為4類：掩膜ROM：廠家按照用戶要求寫入，用戶不可更改。PROM：由用戶寫入，寫入后不能更改。EPROM：在使用前可由用戶更改，在工作過程中只能讀出不能再寫入。EEPROM：可像ROM那樣長期保存信息，斷電后也不丟失信息，又像RAM可以隨時讀\寫。后三者在微型計算機的應(yīng)用系統(tǒng)中用的較多。類似于EPROM和EEPROM得閃存存儲器（FlashMemory）或稱做可編程快擦寫ROM（ProgrammableandErasableROM，PEROM）是性價比和可靠性最高的一種存儲器。第13頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片①EPROM常用的EPROM芯片以1片2716為最基本容量，即2K×8，而2732，2764，27128，27256的存儲容量則逐次成倍遞增為4K×8，8K×8，16K×8，32K×8。EPROM的寫入需要20V~25V的編程脈沖，故芯片比RAM少一條寫允許線WE而多一條編程控制線PGM和一條編程電壓電源線VPP。其擦除和寫入需要將芯片從電路板上拔下來在專用的擦除器和編程器上進行。在CPU運行期間，即EPROM讀方式下，PGM和VPP都接VCC。第14頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片②EEPROM具有在線編程的獨特能力，擦除和寫入次數(shù)為1萬次，信息保存時間為10年。常用EEPROM芯片有2816(2K×8)、2817(2K×8)、2864(8K×8)。2816和2864的引線排列與相同容量的SRAM6116和6264兼容。第15頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片2817和2864A的引線排列如圖功能001數(shù)據(jù)線上信號被寫入010存儲單元中信息送往數(shù)據(jù)線第16頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.2常用的存儲器芯片③FLASH存儲器閃速存儲器與一般EEPROM不同之處在于閃速存儲器芯片為整體電擦除(塊設(shè)備)。它的擦除和編程速度高，集成度高，可靠性高，功耗低，價格低，其整體性能優(yōu)于一般EEPROM。第17頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展存儲器的擴展，主要是地址線的連接、數(shù)據(jù)線的連接和控制線的連接。盡量用單片存儲器芯片進行擴展。如果用多片擴展，需要考慮片選和地址分配的問題。線選：直接以系統(tǒng)的地址位作為存儲芯片的片選信號。譯碼：對系統(tǒng)的高位地址進行譯碼，以其譯碼輸出作為片選信號。譯碼芯片有74LS139(雙2-4譯碼器)、74LS138(3-8譯碼器)和74LS154(4-16譯碼器)等。單片機在擴展存儲器時，要和外部擴展的I/O接口一起來考慮它們的地址分配和選片的問題。

第18頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展1.數(shù)據(jù)存儲器的擴展

擴展數(shù)據(jù)存儲器要將存儲器芯片的OE和WE分別和單片機系統(tǒng)的RD和WR相連。可采用EEPROM只讀存儲器、靜態(tài)RAM和動態(tài)RAM三類芯片。第19頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展第20頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展例

擴展4K字節(jié)數(shù)據(jù)存儲器用靜態(tài)RAM6116擴展4K字節(jié)數(shù)據(jù)存儲器。

6116的容量為2K字節(jié)，要擴展4K字節(jié)數(shù)據(jù)存儲器，需要2片6116。第21頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展各片存儲器芯片分配地址：(1)：F000H～F7FFH；(2)：F800H～FFFFH；151413121110090807060504030201001:1111

000000000000=F000H

---

1111

011111111111=F7FFH2:1111

100000000000=F800H

---

1111

111111111111=FFFFH第22頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展2.程序存儲器的擴展

擴展程序存儲器主要是將存儲器芯片的OE與單片機系統(tǒng)的PSEN相連。擴展程序存儲器可以采用只讀存儲器的3種芯片。EEPROM還需另外再將其WE接高電平。第23頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展第24頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展例：用2732擴展8K字節(jié)程序存儲器

2732只有4K字節(jié)容量，需要2片2732來擴展8K存儲器。第25頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展各片存儲器芯片分配地址：(1)：E000H～EFFFH；(2)：F000H～FFFFH；151413121110090807060504030201001:1110000000000000=E000H

---

1110

111111111111=EFFFH2:1111000000000000=F000H

---

1111

111111111111=FFFFH第26頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展3.程序存儲器和數(shù)據(jù)存儲器的擴展將單片機系統(tǒng)的PSEN和RD相或后再與存儲器芯片的OE相連，擴展存儲器芯片既可作為程序存儲器，又可作數(shù)據(jù)存儲器?？梢圆捎肊EPROM只讀存儲器、靜態(tài)RAM和動態(tài)RAM3類芯片。第27頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.3存儲器的擴展將內(nèi)部RAM20H單元開始的50個單元的內(nèi)容寫入2817的前50個單元中。 SETP1.7 MOVDPTR,#0F000H MOVR0,#20HLOOP:MOVA,@R0 MOVX@DPTR,A JNBP1.7,$ INCDPTR INCR0 CJNER0,#50H,LOOP SJMP$ END第28頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.4串行EEPROM存儲器及其應(yīng)用串行EEPROM存儲器體積小、引線少、與MCS-51單片機的連接容易，適用于89C2051和89C1051單片機。但不能用做程序存儲器，常用于儀器儀表中存放重要數(shù)據(jù)。串行EEPROM芯片集成有串行外圍擴展總線接口I2C或SPI，串行外圍擴展總線接口是一種芯片間的總線。串行EEPROM存儲器通過串行外圍擴展總線接口與微處理器的串行外圍擴展總線相連，就可以與微處理器串行傳送數(shù)據(jù)。串行EEPROM輸入輸出的二進制字節(jié)數(shù)據(jù)的順序是最高有效位在前、最低有效位在后，與MCS-51單片機的UART串行口中采用的異步串行通信協(xié)議相反。第29頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.4串行EEPROM存儲器及其應(yīng)用24LCXX：第30頁，共37頁，2023年，2月20日，星期一第六章半導(dǎo)體存儲器6.4串行EEPROM存儲器及其應(yīng)用封裝形式和引腳A2、A1、A0芯片選擇端。A2、A1、A0分別接VCC或者接地(不接地址線)，與寫入控制字節(jié)中的A2,A1,A0配合實現(xiàn)芯片選擇。WP寫保護端。高電平有效。即WP高電平時24LCXX不能寫入僅能讀出，WP為低電平時24LCXX既能讀出也能寫入。SDA和SCL。I2C總線的串行數(shù)據(jù)線和串行時鐘線。SDA和SCL為漏極開路端，使用時需接上上拉電阻。第3