雙環(huán)路集成鎖相頻率合成器MBl5U36原理-設(shè)計(jì)應(yīng)用

精品文檔-下載后可編輯雙環(huán)路集成鎖相頻率合成器MBl5U36原理-設(shè)計(jì)應(yīng)用1引言

隨著無(wú)線(xiàn)電技術(shù)的迅猛發(fā)展，雷達(dá)、導(dǎo)航、宇宙飛行、導(dǎo)彈及空間探索工作都需要高穩(wěn)定度、高精度的頻率源。鎖相振蕩源具有頻率穩(wěn)定度高、相位噪聲低、易于集成等突出優(yōu)點(diǎn)，因而成為通信、雷達(dá)、武器制導(dǎo)和電子測(cè)量?jī)x器等系統(tǒng)的部件。在射頻及微波系統(tǒng)中，采用串行碼數(shù)據(jù)輸入的數(shù)字式電荷泵頻率合成器，外接壓控振蕩器(VCO)和環(huán)路濾波器，即可組成鎖相(PLL)頻率源。它具有電路設(shè)計(jì)簡(jiǎn)單、功耗低、可靈活編程控制分頻比來(lái)調(diào)整鎖相環(huán)路的工作頻率等優(yōu)點(diǎn)，在3GHz以下均可方便地直接構(gòu)成PLL振蕩源。目前，具有代表性的產(chǎn)品是美國(guó)國(guó)家半導(dǎo)體公司的LMX23XX系列、菲利普公司的UMAl0系列和SA小數(shù)分頻系列、富士通公司的MBl5系列頻率合成器。

本文介紹的富士通公司生產(chǎn)的MBl5U36是一種高性能的雙環(huán)集成鎖相環(huán)頻率合成器，芯片內(nèi)集成了鎖相頻率合成器的多種重要部件，使用時(shí)只需再合理搭配上一或二塊集成電路和少量的外圍電路，即可構(gòu)成一個(gè)完整且可靠性很高的頻率合成器，該電路的設(shè)計(jì)簡(jiǎn)單，應(yīng)用靈活，且能減小系統(tǒng)體積。

2MBl5U36的結(jié)構(gòu)及性能

2．1MBl5U36的結(jié)構(gòu)

MBl5U36為串行碼數(shù)據(jù)輸入的數(shù)字式電荷泵型頻率合成器，圖1示出其結(jié)構(gòu)框圖，兩環(huán)路組成結(jié)構(gòu)的形式相同，主要包括鑒相器、電荷泵、可編程數(shù)字分頻器(主程序分頻器、參考分頻器)、前置分頻器等部分。其主要特性如下：工作頻率1．2GHz(RF2)、2．0GHz(BFl)；具有64／65或128／129可選的雙模前置分頻器；電源電壓范圍為3．0V～5．5V；電流消耗典型值為6mA；內(nèi)含平衡式、低泄漏電荷泵；具有節(jié)能工作模式。在Vcc=3V時(shí)，電流消牦典型值為10μA；采用20引腳SSOP型封裝。

2．2MBl5U36的引腳功能

MBl5U36的引腳排列形式如圖2所示，括號(hào)內(nèi)的數(shù)字為引腳號(hào)。

OSGIN(8)和OSCOUT(9)是參考振蕩器的輸入端和輸出端，外接溫度補(bǔ)償晶體振蕩器或晶體時(shí)，通過(guò)交流耦合到輸入端。

VCC1（1）是RF1-PLL(頻率合成器1)電源電壓輸入端，電壓范圍為3V～5．5V，電源濾波的旁蹋器應(yīng)盡可能靠近該腳，并直接連接到地。

VCC12(20)是RF2-PLL(頻率合成器2)電源電壓輸入端，電壓范圍為3V～5．5V，電源濾波的旁路器應(yīng)盡可能靠近該腳，并直接連接到地。

VPl(2)是RF1-PLL電荷泵的工作電壓輸入端。

VP2(19)是RF2-PLL電荷泵的工作電壓輸入端。

DO1(3)是RF1-PLL內(nèi)部電荷泵輸出端，可通路濾波器來(lái)控制外部VCO。

DO2(18)是RF2-PLL內(nèi)部電荷泵輸出端，可環(huán)路濾波器來(lái)控制外部VCO。

Fin1(5)是RF1-PLL的前置分頻器輸入端，號(hào)輸入，通過(guò)交流耦合形式連接VCO。

Fin2(16)是RF2-PLL的前置分頻器輸入端，號(hào)輸入，通過(guò)交流耦合形式連接VCO。

Xfin1(6)是RF1-PLL前置分頻器補(bǔ)充輸入端接旁路電容器應(yīng)盡可能靠近該腳，并直接連接到地。

Xfin2(15)是RF2-PLL前置分頻器補(bǔ)充輸人竭接旁路電容器應(yīng)盡可能靠近該腳，并直接連接到地。

GNDl(4，7)是RF1-PLL接地端。

GND2(14，17)是RF2-PLL接地端。

LD／fOUT(10)是鎖定檢測(cè)輸出或相位比較監(jiān)測(cè)輸出端，輸出方式可通過(guò)串行格式編程數(shù)據(jù)流的LDS和FDS位進(jìn)行選擇。

Clock(11)是22位移位寄存器時(shí)鐘輸入端，數(shù)據(jù)在時(shí)鐘的上升沿進(jìn)入各個(gè)寄存器。

Data(12)是串行數(shù)據(jù)輸入端，根據(jù)串行格式編程數(shù)據(jù)流中控制位的設(shè)置，數(shù)據(jù)被傳輸?shù)较鄳?yīng)的鎖存器。

LE(13)是使能輸入端，當(dāng)LE端變?yōu)楦唠娖綍r(shí)，根據(jù)串行格式編程數(shù)據(jù)流中控制位的設(shè)置，移位寄存器中的數(shù)據(jù)將傳送到相應(yīng)的閉鎖。

圖3示出Clock、Data和LE端的控制信號(hào)時(shí)序。

3典型應(yīng)用

我們采用串行碼數(shù)據(jù)輸入的數(shù)字式微波頻率合成器設(shè)計(jì)的PLL振蕩源，可作為某通信系統(tǒng)干擾機(jī)的本振源。以MBl5U36為，選擇適當(dāng)?shù)耐獠縑CO，設(shè)計(jì)相應(yīng)的環(huán)路濾波器，設(shè)計(jì)構(gòu)成的低噪聲、高穩(wěn)定度的頻率合成器組成框圖如圖4所示。兩個(gè)環(huán)路鎖定在同一個(gè)溫補(bǔ)參考晶振(TCXO)頻率上，各環(huán)路分別接各自的VCO及三階環(huán)路濾波器。各環(huán)路的分頻比、參考分頻比率等數(shù)據(jù)(Data)在基帶部分的CPU上設(shè)定后，與時(shí)鐘信號(hào)(Clock)、使能信號(hào)(LE)，按串行格式通過(guò)BUS總線(xiàn)一同送入。選用的晶振參考頻率為10MHz，環(huán)路1輸出頻率范圍為1720MHz～1850MHz，頻率間隔為200kHz，參考分頻比為50，環(huán)路總分頻比8600～9250。環(huán)路2輸出頻率范圍為740MHz～960MHz，頻率間隔為20kHz，參考分頻比為500，環(huán)路總分頻比37000～48000。雙模前置分頻器工作于64／65模式，MBl5U36內(nèi)部電荷泵輸出誤差經(jīng)環(huán)路濾波器后驅(qū)動(dòng)壓控振蕩器，從而形成鎖相環(huán)路。

4環(huán)路濾波器設(shè)計(jì)

頻率合成器應(yīng)保證很低的相位噪聲，必須根據(jù)指標(biāo)要求選擇高性能的頻率合成器、低噪聲的VCO及設(shè)計(jì)濾波特性良好的環(huán)路濾波器。環(huán)路濾波器的作用是抑制鑒相器輸出電壓中的載頻分量和高頻噪聲，降低由VCO控制電壓的不純而引起的寄生輸出。對(duì)電荷泵型的頻率合成器，MBl5U36推薦使用二階或高階無(wú)源低通濾波器，圖5為三階低通環(huán)路濾波器。我們采用開(kāi)環(huán)增益帶寬和相位裕度法推導(dǎo)出濾波器元件計(jì)算公式，當(dāng)環(huán)路帶寬ωp，VCO的電調(diào)靈敏度Kr、主分頻比N、鑒相靈敏度Kp及對(duì)鑒相頻率所需增加的額外衰減A確定以后，可編制出計(jì)算三階環(huán)路濾波器的程序，只需輸入已