觸發(fā)器與時序邏輯電路

觸發(fā)器與時序邏輯電路第1頁，共62頁，2023年，2月20日，星期四2第6章模擬集成運(yùn)算放大電路7.1雙穩(wěn)態(tài)觸發(fā)器7.2寄存器7.3計(jì)

數(shù)

器7.4時序邏輯電路分析7.5555定時器及其應(yīng)用第2頁，共62頁，2023年，2月20日，星期四37.1雙穩(wěn)態(tài)觸發(fā)器通常，觸發(fā)器有各種各樣的分類方法。若按電路結(jié)構(gòu)分，有基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器等幾種類型。若按觸發(fā)器的邏輯功能分，有RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等幾種類型第3頁，共62頁，2023年，2月20日，星期四47.1雙穩(wěn)態(tài)觸發(fā)器7.1.1RS觸發(fā)器1．基本RS觸發(fā)器電路結(jié)構(gòu)和邏輯功能基本觸發(fā)器沒有觸發(fā)控制輸入，由激勵信號直接控制觸發(fā)器的狀態(tài)。邏輯符號上輸入端的小圓圈表明低電平有效。圖7.1.1與非門組成的基本RS觸發(fā)器第4頁，共62頁，2023年，2月20日，星期四57.1雙穩(wěn)態(tài)觸發(fā)器（1）=0，=1當(dāng)G2門端加負(fù)脈沖時，=0，根據(jù)與非邏輯關(guān)系，“有0出1”，因此=1，反饋至G1門，根據(jù)“全1出0”，得Q=0。再反饋到G2門，即使負(fù)脈沖消失，=1，根據(jù)“有0出1”，仍然有=1，此時，無論觸發(fā)器原態(tài)為0或1，經(jīng)觸發(fā)后翻轉(zhuǎn)或保存0態(tài)。（2）=1，=0當(dāng)G2門加負(fù)脈沖后，=0，無論觸發(fā)器原態(tài)為0或1，均翻轉(zhuǎn)或保持1態(tài)。（3）=1，=1此時，和端均未加負(fù)脈沖，觸發(fā)器保存原態(tài)不變，體現(xiàn)了觸發(fā)器的記憶功能。第5頁，共62頁，2023年，2月20日，星期四67.1雙穩(wěn)態(tài)觸發(fā)器（4）=0，=0當(dāng)和端同時加負(fù)脈沖時，兩個與非門的輸出端均為1，與Q和狀態(tài)相反的邏輯狀態(tài)相矛盾。但是，當(dāng)負(fù)脈沖除去后，觸發(fā)器的狀態(tài)完全取決于兩個與非門的平均傳輸延遲時間，這種情況在使用中應(yīng)該禁止使用。表7.1.1由與非門組成的基本RS觸發(fā)器的邏輯狀態(tài)表圖7.1.2由與非門組成的基本RS觸發(fā)器的波形圖第6頁，共62頁，2023年，2月20日，星期四77.1雙穩(wěn)態(tài)觸發(fā)器【例7.1.1】由與非門組成的基本RS觸發(fā)器的電路圖如圖7.1.1(a)所示，和的工作波形如圖7.1.4所示，試畫出初始狀態(tài)為0的狀態(tài)下，Q端的輸出波形。第7頁，共62頁，2023年，2月20日，星期四87.1雙穩(wěn)態(tài)觸發(fā)器【例7.1.1】由與非門組成的基本RS觸發(fā)器的電路圖如圖7.1.1(a)所示，和的工作波形如圖7.1.4所示，試畫出初始狀態(tài)為0的狀態(tài)下，Q端的輸出波形。第8頁，共62頁，2023年，2月20日，星期四97.1雙穩(wěn)態(tài)觸發(fā)器2．可控RS觸發(fā)器電路結(jié)構(gòu)及邏輯功能圖中和是直接置0端和直接置1端，可以不通過時鐘脈沖的控制對基本RS觸發(fā)器置0或置1，通常在工作初，預(yù)先使觸發(fā)器處于某一給定狀態(tài)，工作過程中不再使用，使其處于高電平1。第9頁，共62頁，2023年，2月20日，星期四107.1雙穩(wěn)態(tài)觸發(fā)器2．可控RS觸發(fā)器電路結(jié)構(gòu)及邏輯功能當(dāng)時鐘脈沖來到之前，即CP=0時，不論R和S的電平如何變化，G3和G4門的輸出均為1，基本觸發(fā)器保持原態(tài)不變，因此，可控RS觸發(fā)器的輸出也不變。只有當(dāng)時鐘脈沖來到之后，即CP=1時，門打開，觸發(fā)器按R、S的輸入狀態(tài)來決定其輸出狀態(tài)。時鐘脈沖過去后，輸出狀態(tài)不變。第10頁，共62頁，2023年，2月20日，星期四117.1雙穩(wěn)態(tài)觸發(fā)器在CP=1的情況下，分析可控RS觸發(fā)器的邏輯功能。（1）R=0，S=1此時，G3門的輸出端=0，G4門的輸出端=1。它們即為基本RS觸發(fā)器的輸入，因此，Q=1，=0。（2）R=1，S=0G3門的輸出端為1，G4門的輸出端=0，這兩個值為基本RS觸發(fā)器的輸入，因此Q=0，=1。（3）R=0，S=0顯然，此時=1，=1，觸發(fā)器保持原態(tài)不變。（4）R=1，S=1此時=0，=0，應(yīng)該禁用。第11頁，共62頁，2023年，2月20日，星期四127.1雙穩(wěn)態(tài)觸發(fā)器表7.1.3可控RS觸發(fā)器的邏輯狀態(tài)表圖7.1.7可控RS觸發(fā)器的波形圖第12頁，共62頁，2023年，2月20日，星期四137.1雙穩(wěn)態(tài)觸發(fā)器7.1.2JK觸發(fā)器主從型JK觸發(fā)器是由兩個可控的RS觸發(fā)器串聯(lián)而成的，分別為主觸發(fā)器和從觸發(fā)器，因此稱為主從型觸發(fā)器第13頁，共62頁，2023年，2月20日，星期四147.1雙穩(wěn)態(tài)觸發(fā)器JK觸發(fā)器的功能如下：（1）J=K=0時，時鐘脈沖消失后觸發(fā)器保持原狀態(tài)不變；（2）當(dāng)J與K不同時，時鐘脈沖消失后觸發(fā)器的狀態(tài)取決于J的狀態(tài)；（3）J=K=1時，每來一個時鐘脈沖，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，此時JK觸發(fā)器具有計(jì)數(shù)功能。第14頁，共62頁，2023年，2月20日，星期四157.1雙穩(wěn)態(tài)觸發(fā)器表7.1.4主從型JK觸發(fā)器的邏輯狀態(tài)表圖7.1.9主從型JK觸發(fā)器的波形圖從JK觸發(fā)器的波形圖可見，觸發(fā)器狀態(tài)的翻轉(zhuǎn)發(fā)生在時鐘脈沖的下降沿時刻。要判斷時鐘脈沖作用之后觸發(fā)器的狀態(tài)，只需注意下降沿前一瞬間輸入信號J和K的狀態(tài)，而與其他時刻的J和K狀態(tài)無關(guān)。第15頁，共62頁，2023年，2月20日，星期四167.1雙穩(wěn)態(tài)觸發(fā)器7.1.3D觸發(fā)器圖所示為上升沿觸發(fā)的D觸發(fā)器的邏輯符號。圖中Q和是輸出端，CP是時鐘脈沖輸入端，符號“>”處沒有小圓圈，觸發(fā)器在脈沖上升沿觸發(fā)，D是信號輸入端第16頁，共62頁，2023年，2月20日，星期四177.1雙穩(wěn)態(tài)觸發(fā)器7.1.3D觸發(fā)器表7.1.5D觸發(fā)器的邏輯狀態(tài)表表7.1.5所示為D觸發(fā)器的邏輯狀態(tài)表。表中是Qn+1時鐘脈沖消失后觸發(fā)器的狀態(tài)。由表可知Qn+1取決于信號D的狀態(tài)。圖7.1.11D觸發(fā)器的波形圖第17頁，共62頁，2023年，2月20日，星期四187.1雙穩(wěn)態(tài)觸發(fā)器圖7.1.12D觸發(fā)器的計(jì)數(shù)連接方式如果將D觸發(fā)器的D端與端連接起來，即。這時，D的狀態(tài)總是與Q的狀態(tài)相反，所以對應(yīng)每個時鐘脈沖的觸發(fā)沿，觸發(fā)器的狀態(tài)都在翻轉(zhuǎn)，可見此時D觸發(fā)器具有計(jì)數(shù)功能。來一個CP脈沖，觸發(fā)器翻轉(zhuǎn)一次，翻轉(zhuǎn)的次數(shù)等于脈沖的個數(shù)，可以用來構(gòu)成計(jì)數(shù)器。第18頁，共62頁，2023年，2月20日，星期四197.1雙穩(wěn)態(tài)觸發(fā)器【例7.1.2】D觸發(fā)器組成的電路與A、B端的波形如圖7.1.13所示，請畫出Q的波形圖。設(shè)觸發(fā)器的初始狀態(tài)為0。圖7.1.13例7.1.2的圖第19頁，共62頁，2023年，2月20日，星期四207.1雙穩(wěn)態(tài)觸發(fā)器【例7.1.2】D觸發(fā)器組成的電路與A、B端的波形如圖7.1.13所示，請畫出Q的波形圖。設(shè)觸發(fā)器的初始狀態(tài)為0。解：該電路D觸發(fā)器的輸入端為A和用與非門相連，直接置0端低電平有效（直接置0），高電平工作。時鐘脈沖上升沿觸發(fā)。當(dāng)?shù)谝粋€時鐘脈沖來臨時，B為0，直接置0，所以Q=0；第二個時鐘脈沖來臨時，B=1，觸發(fā)器工作，D端的輸入為=0，所以Q=0；當(dāng)?shù)?個CP來臨時，A=0，D輸入為1，觸發(fā)器翻轉(zhuǎn)為1。依次分析Q的狀態(tài)，畫出Q的波形圖。圖7.1.14例7.1.2的圖第20頁，共62頁，2023年，2月20日，星期四217.1雙穩(wěn)態(tài)觸發(fā)器7.1.4T觸發(fā)器圖7.1.15T觸發(fā)器的邏輯符號表7.1.6T觸發(fā)器的邏輯狀態(tài)表只要滿足觸發(fā)條件，觸發(fā)器的狀態(tài)就隨著輸入的觸發(fā)脈沖CP連續(xù)翻轉(zhuǎn)，具有計(jì)數(shù)功能。第21頁，共62頁，2023年，2月20日，星期四227.1雙穩(wěn)態(tài)觸發(fā)器7.1.5觸發(fā)器邏輯功能的轉(zhuǎn)換據(jù)實(shí)際的需要，可將某種邏輯功能的觸發(fā)器經(jīng)過改接或附加一些門電路后轉(zhuǎn)換為其他邏輯功能的觸發(fā)器。第22頁，共62頁，2023年，2月20日，星期四237.1雙穩(wěn)態(tài)觸發(fā)器【例7.1.3】將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，則圖7.1.17所示的虛線中應(yīng)該采用什么門電路。圖7.1.17例7.1.3的圖第23頁，共62頁，2023年，2月20日，星期四247.1雙穩(wěn)態(tài)觸發(fā)器【例7.1.3】將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，則圖7.1.17所示的虛線中應(yīng)該采用什么門電路。解：首先分析T觸發(fā)器的邏輯功能，可知，在CP=0時，觸發(fā)器保持原態(tài)，在CP=1時，觸發(fā)器的狀態(tài)由T決定，T=1時，翻轉(zhuǎn)計(jì)數(shù)，T=0時，保持。其特性方程而圖示電路中，所求門電路的輸入端與相連，因此可得該電路的特性方程為而D觸發(fā)器的特性方程為

，為同或門的表達(dá)式，因此虛線中加入同或門即可。同或門和異或門之間是非邏輯關(guān)系，即=則可得

第24頁，共62頁，2023年，2月20日，星期四257.2寄

存

器7.2.1數(shù)碼寄存器數(shù)碼寄存器只有寄存數(shù)碼和清除原有數(shù)碼的功能，電路結(jié)構(gòu)相對比較簡單。對于數(shù)碼寄存器中的觸發(fā)器，要求其具有置1或置0的功能即可，因此無論是RS結(jié)構(gòu)或主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，均可組成寄存器。圖7.2.14位數(shù)碼寄存器74LS75的邏輯圖74LS75是雙兩位寄存器，有兩個時鐘端口。實(shí)現(xiàn)4位寄存器功能時，CP1和CP2兩個時鐘端口接在一起，與時鐘脈沖CP相連。當(dāng)CP=1時，輸入數(shù)據(jù)被存入寄存器，當(dāng)CP=0時，存入寄存器的數(shù)據(jù)將保持不變。第25頁，共62頁，2023年，2月20日，星期四267.2寄

存

器7.2.1數(shù)碼寄存器設(shè)觸發(fā)器的初始狀態(tài)為0，寄存的二進(jìn)制碼為1101。即當(dāng)CP=0時，輸出為Q3Q2Q1Q0=0000；當(dāng)CP=1時，輸出Q3Q2Q1Q0=D3D2D1D0=1101；當(dāng)CP再次為0時，此刻之前的狀態(tài)被保存。該寄存器接收數(shù)碼時，所有數(shù)碼都是同時讀入的，且觸發(fā)器中的數(shù)據(jù)是并行地出現(xiàn)在輸出端的，此種輸入、輸出的方式為并行輸入、并行輸出第26頁，共62頁，2023年，2月20日，星期四277.2寄

存

器7.2.2移位寄存器移位寄存器除了具有存儲代碼的功能外，還具有移位功能，即寄存器里存儲的代碼能在移位脈沖的作用下依次左移或右移。移位寄存器可以用來實(shí)現(xiàn)數(shù)據(jù)的并行-串行轉(zhuǎn)換、數(shù)據(jù)處理及數(shù)值運(yùn)算等功能。圖7.2.2由D觸發(fā)器構(gòu)成的4位移位寄存器第27頁，共62頁，2023年，2月20日，星期四287.2寄

存

器CP輸入DQ3Q2Q1Q0000000110001200010300100411001表7.2.1移位寄存器的代碼移動情況從表中可以看出，串行輸入的4位代碼經(jīng)過4個周期的CP信號后，全部移到移位寄存器中，同時在4個觸發(fā)器的輸出端得到并行的輸出信號。可見，可利用移位寄存器實(shí)現(xiàn)代碼的串行-并行轉(zhuǎn)換。設(shè)在4個時鐘脈沖的周期內(nèi)，輸入代碼依次為1001，移位寄存器的初始狀態(tài)為0，則在移位脈沖作用下，移位寄存器的代碼移動情況如表7.2.1所示。第28頁，共62頁，2023年，2月20日，星期四297.3計(jì)

數(shù)

器第29頁，共62頁，2023年，2月20日，星期四307.3計(jì)

數(shù)

器計(jì)數(shù)脈沖Q3Q2Q1Q0十進(jìn)制數(shù)0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000表7.3.14位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表7.3.1二進(jìn)制計(jì)數(shù)器第30頁，共62頁，2023年，2月20日，星期四317.3計(jì)

數(shù)

器1．異步二進(jìn)制計(jì)數(shù)器可以用4個主從型JK觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器，每個觸發(fā)器的J、K端懸空，即J=K=1，具有計(jì)數(shù)功能。最低位觸發(fā)器FF0接輸入信號，其他觸發(fā)器的時鐘脈沖端接低位觸發(fā)器的輸出Q端。第31頁，共62頁，2023年，2月20日，星期四327.3計(jì)

數(shù)

器1．異步二進(jìn)制計(jì)數(shù)器從時序波形圖可以看出，Q0、Q1、Q2、Q3端輸出脈沖的頻率分別為時鐘頻率的1/2、1/4、1/8、1/16，因?yàn)橛?jì)數(shù)器具有這種分頻作用，所以計(jì)數(shù)器也叫做分頻器。第32頁，共62頁，2023年，2月20日，星期四337.3計(jì)

數(shù)

器【例7.3.1】分析圖7.3.3所示電路的邏輯功能，并列出其狀態(tài)表。圖7.3.3例7.3.1的圖解：圖所示的觸發(fā)器均為D觸發(fā)器轉(zhuǎn)換的觸發(fā)器，具有計(jì)數(shù)的功能。觸發(fā)器FF0在CP上升沿翻轉(zhuǎn)，而觸發(fā)器FF1和FF2分別在Q0和Q1的上升沿翻轉(zhuǎn)。設(shè)觸發(fā)器的初始狀態(tài)均為0，畫出其工作波形圖。根據(jù)波形圖，列出狀態(tài)表。第33頁，共62頁，2023年，2月20日，星期四347.3計(jì)

數(shù)

器【例7.3.1】分析圖7.3.3所示電路的邏輯功能，并列出其狀態(tài)表。圖7.3.4例7.3.1電路的工作波形圖計(jì)數(shù)脈沖Q2Q1Q0十進(jìn)制數(shù)000001111721106310154100450113601027001180000從表中可以看出，實(shí)現(xiàn)了減法，因此，此電路為3位異步二進(jìn)制減法電路。表7.3.2例7.3.1電路的狀態(tài)表第34頁，共62頁，2023年，2月20日，星期四357.3計(jì)

數(shù)

器2．同步二進(jìn)制計(jì)數(shù)器將計(jì)數(shù)脈沖同時加到各個觸發(fā)器的時鐘控制端。計(jì)數(shù)器可以用4個主從型的JK觸發(fā)器組成，根據(jù)加法狀態(tài)表的要求，可得出J、K端的關(guān)系。（1）觸發(fā)器FF0，每來一個脈沖就翻轉(zhuǎn)一次計(jì)數(shù)，故J0=K0=1；（2）觸發(fā)器FF1，在Q0=1時，再來一個脈沖就翻轉(zhuǎn)，故J1=K1=Q0；（3）觸發(fā)器FF2，在Q1=Q0=1時，再來一個脈沖就翻轉(zhuǎn)，故J2=K2=Q1Q0；（4）觸發(fā)器FF3，在Q2=Q1=Q0=1時，再來一個脈沖就翻轉(zhuǎn)，故J3=K3=Q2Q1Q0。

[c1]完成第35頁，共62頁，2023年，2月20日，星期四367.3計(jì)

數(shù)

器2．同步二進(jìn)制計(jì)數(shù)器圖7.3.54位同步二進(jìn)制加法器的邏輯圖

[c1]完成第36頁，共62頁，2023年，2月20日，星期四377.3計(jì)

數(shù)

器7.3.2十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器是在二進(jìn)制計(jì)數(shù)器的基礎(chǔ)上得到的，用4位二進(jìn)制數(shù)來表示十進(jìn)制數(shù)的每一位數(shù)，所以也稱為二-十進(jìn)制數(shù)。計(jì)數(shù)脈沖Q3Q2Q1Q0十進(jìn)制數(shù)0000001000112001023001134010045010156011067011178100089100191000000（進(jìn)位）表7.3.38421碼十進(jìn)制加法計(jì)數(shù)器的狀態(tài)表常用的8421編碼方式，取4位二進(jìn)制數(shù)的0000～1001來表示十進(jìn)制數(shù)的0～9個數(shù)碼，即計(jì)數(shù)器計(jì)到第9個脈沖時再來一個脈沖，即由1001變成0000，經(jīng)過10個脈沖循環(huán)一次第37頁，共62頁，2023年，2月20日，星期四387.3計(jì)

數(shù)

器1．同步十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法器仍然可以用4個主從型JK觸發(fā)器采用同步觸發(fā)的方式，與前面的二進(jìn)制計(jì)數(shù)器比較，第10個脈沖不是由1001變成1010，而是恢復(fù)0000。每10個脈沖循環(huán)一次。則J、K端的邏輯關(guān)系做如下修改：（1）FF0，每來一個計(jì)數(shù)脈沖就翻轉(zhuǎn)一次，故J0=1，K0=1；（2）FF1，在Q0=1時再來一個時鐘脈沖翻轉(zhuǎn)，而在Q3=1時不得翻轉(zhuǎn)，故J1=，K1=Q0；（3）FF2，在Q1=Q0=1時再來一個脈沖翻轉(zhuǎn)，故J2=K2=Q1Q0；（4）FF3，在Q2=Q1=Q0=1時，再來一個脈沖，Q3翻轉(zhuǎn)為1，下一個脈沖即Q3置0，故J3=Q2Q1Q0，K3=Q0。第38頁，共62頁，2023年，2月20日，星期四397.3計(jì)

數(shù)

器1．同步十進(jìn)制加法計(jì)數(shù)器圖7.3.6同步十進(jìn)制加法計(jì)數(shù)器的邏輯圖第39頁，共62頁，2023年，2月20日，星期四407.3計(jì)

數(shù)

器圖7.3.8主從型JK觸發(fā)器構(gòu)成的異步十進(jìn)制加法計(jì)數(shù)器邏輯電路異步十進(jìn)制加法計(jì)數(shù)器將最低位觸發(fā)器的時鐘脈沖輸入端接計(jì)數(shù)脈沖CP，其他觸發(fā)器的時鐘脈沖輸入端接相鄰低位觸發(fā)器的輸出端Q。2．異步十進(jìn)制加法計(jì)數(shù)器第40頁，共62頁，2023年，2月20日，星期四417.3計(jì)

數(shù)

器7.3.3常用中規(guī)模集成計(jì)數(shù)器1．4位同步二進(jìn)制加法計(jì)數(shù)器74LS16174LS161為由JK觸發(fā)器組成的中規(guī)模的4位同步二進(jìn)制加法計(jì)數(shù)器，其引腳排列圖和邏輯符號如圖7.3.9所示。第41頁，共62頁，2023年，2月20日，星期四427.3計(jì)

數(shù)

器7.3.3常用中規(guī)模集成計(jì)數(shù)器1．4位同步二進(jìn)制加法計(jì)數(shù)器74LS161從表中可以看出，74LS161是具有異步清零、同步置數(shù)的4位二進(jìn)制同步上升沿觸發(fā)的加法計(jì)數(shù)器。表7.3.474LS161計(jì)數(shù)器的功能表第42頁，共62頁，2023年，2月20日，星期四437.3計(jì)

數(shù)

器2．異步十進(jìn)制計(jì)數(shù)器74LS290圖7.3.10二-五-十進(jìn)制異步計(jì)數(shù)器74LS290的邏輯電路第43頁，共62頁，2023年，2月20日，星期四447.3計(jì)

數(shù)

器復(fù)位輸入置位輸入輸出工作模式R01R02S91S92Q3Q2Q1Q01100000異步清零1100000異步清零111001異步置數(shù)00計(jì)數(shù)加法計(jì)數(shù)000000表7.3.574LS290的功能表R01和R02為清零輸入端，兩端全為1時，將4個觸發(fā)器清零；S91和S92是置“9”端，兩端全為1時，輸出1001，即十進(jìn)制數(shù)碼9。第44頁，共62頁，2023年，2月20日，星期四457.3計(jì)

數(shù)

器7.3.4用集成計(jì)數(shù)器實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器1．清零法清零法分為同步和異步，異步清零法的原理：設(shè)原有的計(jì)數(shù)器為N進(jìn)制，當(dāng)它從起始狀態(tài)S0開始計(jì)數(shù)并接收了M個脈沖以后，電路進(jìn)入SM狀態(tài)。如果這時利用SM狀態(tài)產(chǎn)生一個復(fù)位脈沖將計(jì)數(shù)器置成S0狀態(tài)，這樣就可以跳越(N-M)個狀態(tài)而得到M進(jìn)制計(jì)數(shù)器，而SM的狀態(tài)瞬間存在，并不包括在穩(wěn)定的狀態(tài)中。而同步清零法的穩(wěn)定狀態(tài)中包含了SM的狀態(tài)。第45頁，共62頁，2023年，2月20日，星期四467.3計(jì)

數(shù)

器【例7.3.2】用集成計(jì)數(shù)器74LS161組成一個七進(jìn)制計(jì)數(shù)器。解：七進(jìn)制計(jì)數(shù)器要求在Q3Q2Q1Q0=0111時強(qiáng)制清零，0111的狀態(tài)轉(zhuǎn)瞬即逝，立刻變成0000，不出現(xiàn)0111的狀態(tài)。因此需將Q2Q1Q0這3個輸出端通過與非門接到清零端強(qiáng)制清零。第46頁，共62頁，2023年，2月20日，星期四477.3計(jì)

數(shù)

器【例7.3.3】試用清零法將74LS290型計(jì)數(shù)器連成四進(jìn)制計(jì)數(shù)器。解：74LS290是二-五-十進(jìn)制計(jì)數(shù)器，首先將CP與Q0相連，接成十進(jìn)制計(jì)數(shù)器。用置0法跳過中間的無效狀態(tài)，直接進(jìn)入0000開始循環(huán)。在Q3Q2Q1Q0=0100時強(qiáng)制清零，0100的狀態(tài)轉(zhuǎn)瞬即逝，立刻變成0000，不出現(xiàn)0100的狀態(tài)。因此將Q2連接到強(qiáng)制清零端。。圖7.3.12例7.3.3的狀態(tài)轉(zhuǎn)移圖圖7.3.13例7.3.3的解圖第47頁，共62頁，2023年，2月20日，星期四487.3計(jì)

數(shù)

器【例7.3.4】試用兩片74LS290型計(jì)數(shù)器連成四十進(jìn)制計(jì)數(shù)器。解：利用74LS290的異步置0功能，采用整體清零方式可構(gòu)成四十進(jìn)制計(jì)數(shù)器。四十進(jìn)制數(shù)由兩位組成：個位（1）為十進(jìn)制，十位（2）為四進(jìn)制，電路連接如圖。第48頁，共62頁，2023年，2月20日，星期四497.3計(jì)

數(shù)

器【例7.3.4】試用兩片74LS290型計(jì)數(shù)器連成四十進(jìn)制計(jì)數(shù)器。由圖可見，十位數(shù)的Q2接在清零端，使其變?yōu)樗倪M(jìn)制數(shù)，它從0000開始計(jì)數(shù)，依次顯示0001、0010、0011，當(dāng)?shù)?個脈沖來時，變成0100，立刻強(qiáng)制清零。0100狀態(tài)轉(zhuǎn)瞬即逝，不顯示出來。個位的最高位Q3接在十位的CP0上，個位是十進(jìn)制的，每10個脈沖循環(huán)一次，每當(dāng)?shù)?0個脈沖來時，Q3變?yōu)?，十位的四進(jìn)制數(shù)開始計(jì)算，經(jīng)過第40個脈沖，十位計(jì)數(shù)為0100，然后個位和十位全部強(qiáng)制清零。第49頁，共62頁，2023年，2月20日，星期四507.3計(jì)

數(shù)

器置數(shù)法是利用給計(jì)數(shù)器重復(fù)置入某個數(shù)值的方法來跳越(N-M)個狀態(tài)，從而獲得M進(jìn)制計(jì)數(shù)器的。置數(shù)法適用于具有預(yù)置數(shù)功能的集成計(jì)數(shù)器。對于具有同步預(yù)置數(shù)功能的計(jì)數(shù)器而言，在其計(jì)數(shù)過程中，可以將它輸出的任何一個狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端，在下一個CP脈沖作用后，計(jì)數(shù)器就會把預(yù)置數(shù)輸入端的狀態(tài)置入輸出端。預(yù)置數(shù)控制信號消失后，計(jì)數(shù)器就從預(yù)置入的狀態(tài)開始重新計(jì)數(shù)，即在穩(wěn)定的狀態(tài)中包含了SM的狀態(tài)。而異步預(yù)置數(shù)則不包含SM的狀態(tài)。2．置數(shù)法第50頁，共62頁，2023年，2月20日，星期四517.3計(jì)

數(shù)

器【例7.3.5】采用置數(shù)法將74LS160的計(jì)數(shù)器改接成五進(jìn)制，預(yù)置數(shù)為0010。解：74LS160是具有同步預(yù)置端的集成計(jì)數(shù)器。預(yù)置數(shù)為0010，改接成五進(jìn)制，首先畫出其狀態(tài)轉(zhuǎn)移關(guān)系。00100011010001010110，五進(jìn)制要求出現(xiàn)0110后，即刻置數(shù)，從0010開始循環(huán)，因此Q2、Q1用一個與非門接到置數(shù)端即可。第51頁，共62頁，2023年，2月20日，星期四527.3計(jì)

數(shù)

器型號計(jì)數(shù)模式清零方式預(yù)置數(shù)方式74LS161十六進(jìn)制異步同步74LS160十進(jìn)制異步同步74LS163十六進(jìn)制同步同步74LS191十六進(jìn)制無異步74LS193十六進(jìn)制異步異步74LS293十六進(jìn)制異步無74LS290二-五-十進(jìn)制異步異步表7.3.6常見的幾種集成計(jì)數(shù)器的功能表改變集成計(jì)數(shù)器的?？梢杂弥脭?shù)法，也可以用清零法。無論用哪種方法，都應(yīng)先分清集成計(jì)數(shù)器的清零端或預(yù)置端是異步還是同步，根據(jù)不同的工作方式選擇合適的方法。第52頁，共62頁，2023年，2月20日，星期四537.4時序邏輯電路分析時序邏輯的分析是根據(jù)已知的時序邏輯電路圖，通過分析電路狀態(tài)及輸出信號的變化規(guī)律，綜合出該電路的邏輯功能，可按如下步驟進(jìn)行：（1）根據(jù)給定的時序電路，寫出每個觸發(fā)器的驅(qū)動方程（即輸入量表達(dá)式）及時鐘方程（僅異步時序有）；（2）將驅(qū)動方程、時鐘方程代進(jìn)相應(yīng)觸發(fā)器的特性方程，得到每個觸發(fā)器的狀態(tài)方程（即次態(tài)的表達(dá)式）；（3）根據(jù)邏輯圖寫出電路的輸出方程（即輸出表達(dá)式）；（4）列出狀態(tài)轉(zhuǎn)移真值表；（5）做狀態(tài)轉(zhuǎn)移圖；（6）做時序圖并說明電路的邏輯功能。第53頁，共62頁，2023年，2月20日，星期四547.4時序邏輯電路分析【例7.4.1】分析圖7.4.1所示的電路邏輯功能，并設(shè)初始狀態(tài)為0。圖7.4.1例7.4.1的圖解：該電路由3個JK觸發(fā)器和一個與非門組成，是同步邏輯時序電路。（1）首先列出驅(qū)動方程第54頁，共62頁，2023年，2月20日，星期四557.4時序邏輯電路分析【例7.4.1】分析圖7.4.1所示的電路邏輯功能，并設(shè)初始狀態(tài)為0。圖7.4.1例7.4.1的圖解：（2）列出狀態(tài)方程首先根據(jù)JK觸發(fā)器的邏輯狀態(tài)表列出其特性方程將其化簡，得將驅(qū)動方程代入，列出電路的狀態(tài)方程（3）分