chap3 STM32 基本原理課件

基于STM32的嵌入式系統(tǒng)原理與設(shè)計(jì)

第一章STM32基本原理主講教師:EMAL:博客：/u/2630123921交流論壇：/bp開發(fā)板和教程：要點(diǎn)STM32性能和結(jié)構(gòu)CortexM3處理器輸入輸出端口GPIO引腳、電源和時(shí)鐘樹模數(shù)和數(shù)模轉(zhuǎn)換中斷定時(shí)器DMA靈活的FSMC同步和異步串行接口3.1ARM簡介ARM公司簡介ARM是AdvancedRISCMachines的縮寫，它是一家微處理器行業(yè)的知名企業(yè)，該企業(yè)設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC（精簡指令集）處理器。公司的特點(diǎn)是只設(shè)計(jì)芯片，而不生產(chǎn)。它將技術(shù)授權(quán)給世界上許多著名的半導(dǎo)體、軟件和OEM廠商，并提供服務(wù)。3.1ARM簡介ARM公司簡介將技術(shù)授權(quán)給其它芯片廠商形成各具特色的ARM芯片...3.1ARM簡介微處理器是整個系統(tǒng)的核心，通常由3大部分組成：控制單元、算術(shù)邏輯單元和寄存器。

算術(shù)邏輯單元寄存器控制單元微處理器存儲器輸入輸出3.1ARM簡介ARM處理器的應(yīng)用當(dāng)前主要應(yīng)用于消費(fèi)類電子領(lǐng)域；到目前為止，基于ARM技術(shù)的微處理器應(yīng)用約占據(jù)了32位嵌入式微處理器75％以上的市場份額全球80%的GSM/3G手機(jī)、99%的CDMA手機(jī)以及絕大多數(shù)PDA產(chǎn)品均采用ARM體系的嵌入式處理器，“掌上計(jì)算”相關(guān)的所有領(lǐng)域皆為其所主宰。ARM技術(shù)正在逐步滲入到我們生活的各個方面。3.1ARM簡介ARM體系結(jié)構(gòu)ARM處理器為RISC芯片，其簡單的結(jié)構(gòu)使ARM內(nèi)核非常小，這使得器件的功耗也非常低。它具有經(jīng)典RISC的特點(diǎn)：大的、統(tǒng)一的寄存器文件；裝載/保存結(jié)構(gòu)，數(shù)據(jù)處理操作只針對寄存器的內(nèi)容，而不直接對存儲器進(jìn)行操作；簡單的尋址模式;統(tǒng)一和固定長度的指令域，簡化了指令的譯碼，便于指令流水線設(shè)計(jì)。3.1ARM簡介ARM體系結(jié)構(gòu)ARM體系結(jié)構(gòu)的特點(diǎn)：每條數(shù)據(jù)處理指令都對算術(shù)邏輯單元和移位器控制，實(shí)現(xiàn)了ALU和移位器的最大利用；地址自動增加和減少尋址模式，優(yōu)化程序循環(huán)；多寄存器裝載和存儲指令實(shí)現(xiàn)最大數(shù)據(jù)吞吐量;所有指令的條件執(zhí)行實(shí)現(xiàn)最快速的代碼執(zhí)行。3.1ARM簡介各ARM體系結(jié)構(gòu)版本ARM體系結(jié)構(gòu)從最初開發(fā)到現(xiàn)在有了很大的改進(jìn)，并仍在完善和發(fā)展。為了清楚的表達(dá)每個ARM應(yīng)用實(shí)例所使用的指令集，ARM公司定義了多種主要的ARM指令集體系結(jié)構(gòu)版本，目前已經(jīng)發(fā)展到了V8版本。3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V1

該版本的ARM體系結(jié)構(gòu)，只有26位的尋址空間，沒有商業(yè)化，其特點(diǎn)為：基本的數(shù)據(jù)處理指令（不包括乘法）；字節(jié)、字和半字加載/存儲指令；具有分支指令，包括在子程序調(diào)用中使用的分支和鏈接指令；在操作系統(tǒng)調(diào)用中使用的軟件中斷指令。3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V2

同樣為26位尋址空間，現(xiàn)在已經(jīng)廢棄不再使用，它相對V1版本有以下改進(jìn)：具有乘法和乘加指令；支持協(xié)處理器；快速中斷模式中的兩個以上的分組寄存器；具有原子性加載/存儲指令SWP和SWPB。3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V3

尋址范圍擴(kuò)展到32位（目前已廢棄），具有獨(dú)立的程序：具有乘法和乘加指令；支持協(xié)處理器；快速中斷模式中具有的兩個以上的分組寄存器；具有原子性加載/存儲指令SWP和SWPB。3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V4

不在為了與以前的版本兼容而支持26位體系結(jié)構(gòu)，并明確了哪些指令會引起未定義指令異常發(fā)生，它相對V3版本作了以下的改進(jìn)：半字加載/存儲指令；字節(jié)和半字的加載和符號擴(kuò)展指令；具有可以轉(zhuǎn)換到Thumb狀態(tài)的指令（BX）；增加了用戶模式寄存器的新的特權(quán)處理器模式。3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V5

在V4版本的基礎(chǔ)上，對現(xiàn)在指令的定義進(jìn)行了必要的修正，對V4版本的體系結(jié)構(gòu)進(jìn)行了擴(kuò)展并并增加了指令，具體如下：改進(jìn)了ARM/Thumb狀態(tài)之間的切換效率；E-增強(qiáng)型DSP指令集,包括全部算法操作和16位乘法操作；J-支持新的JAVA,提供字節(jié)代碼執(zhí)行的硬件和優(yōu)化軟件加速功能。3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V6為了滿足目前無線網(wǎng)絡(luò)、汽車電子和消費(fèi)類電子產(chǎn)品不斷增長的市場需要，ARM公司在ARMv6中引入新的技術(shù)和結(jié)構(gòu)，包括增強(qiáng)的DSP支持和對多處理器環(huán)境的支持。

該版本的處理器包括Cortex-M0和Cortex-M1ARMv6存儲系統(tǒng)示意圖3.1ARM簡介各ARM體系結(jié)構(gòu)版本—V7、V8

ARMv7架構(gòu)是包括Cortex-A15和Cortex-A9處理器在內(nèi)的目前所有32位ARMCortex處理器產(chǎn)品的基礎(chǔ)。ARMv8架構(gòu)則是ARM首款加入了64位執(zhí)行的架構(gòu)，基于該架構(gòu)的處理器能夠同時(shí)擁有64位執(zhí)行和32位執(zhí)行的能力。ARMv8架構(gòu)將ARM在功耗效率上的優(yōu)良傳統(tǒng)應(yīng)用到了64位計(jì)算并將ARM處理器的適用性拓展到了許多全新的應(yīng)用領(lǐng)域。3.1ARM簡介ARM處理器核簡介ARM公司開發(fā)了很多系列的ARM處理器核，目前最新的系列已經(jīng)是ARM11了，而ARM6核以及更早的系列已經(jīng)很罕見了。目前應(yīng)用比較廣泛的系列是：ARM7ARM9ARM9EARM10SecurCoreXscaleARM11Cortex預(yù)?。‵etch）譯碼（Decode）執(zhí)行（Execute）預(yù)?。‵etch）譯碼（Decode）執(zhí)行（Execute）訪存（Memory）寫入（Write）預(yù)?。‵etch）譯碼（Decode）發(fā)送（Issue）預(yù)?。‵etch）預(yù)?。‵etch）執(zhí)行（Execute）訪存（Memory）寫入（Write）譯碼（Decode）發(fā)送（Issue）執(zhí)行（Execute）轉(zhuǎn)換（Snny）訪存（Memory）寫入（Write）ARM7ARM9ARM10ARM113.1ARM簡介項(xiàng)目ARM7ARM9ARM10ARM11流水線3568典型頻率（MHz）80150260335功耗（mW/MHz）0.060.19（+cache）0.5（+cache）0.4（+cache）性能MIPS**/MHz0.971.11.31.2架構(gòu)馮諾伊曼哈佛哈佛哈佛3.1ARM簡介ARM系列微處理器核特點(diǎn)ARM7（屬于V4版）ARM7TDMI：整數(shù)處理核ARM7TDMI處理器的可綜合版本；ARM720T：帶MMU的處理器核心，支持操作系統(tǒng)；ARM7EJ-S：帶有DSP和JazelleTM

技術(shù)，能夠?qū)崿F(xiàn)Java加速功能馮諾伊曼體系結(jié)構(gòu)；ARMTDMI是目前應(yīng)用最廣的微處理器核ARM720T帶有MMU和8KB的指令數(shù)據(jù)混合cache；ARM7EJ-執(zhí)行ARMv5TEJ指令，5級流水線，提供Java加速指令，沒有存儲器保護(hù)。ARM9（屬于V4版）ARM920T：帶有獨(dú)立的16KB數(shù)據(jù)和指令Cache；ARM922T：帶有獨(dú)立的8位KB數(shù)據(jù)和指令Cache；ARM940T–包括更小數(shù)據(jù)和指令Cache和一個MPU基于ARM9TDMI，帶16位的Thumb指令集，增強(qiáng)代碼密度最多到35%；在0.13μm工藝下最高性能可達(dá)到300MIPS（Dhrystone2.1測試標(biāo)準(zhǔn)）；集成了數(shù)據(jù)和指令Chche；32位AMBA總線接口的MMU支持；可在0.18μm、0.15μm和0.13μm工藝的硅芯片上實(shí)現(xiàn)。3.1ARM簡介ARM9EARM926EJ-S：Jazelle技術(shù)，有MMU，可配置的數(shù)據(jù)和指令Cache,TCM接口；ARM946E-S：可配置的數(shù)據(jù)和指令Cache及TCM;ARM966E-S：針對要求高性能和低功耗的可預(yù)測的指令執(zhí)行時(shí)間的硬實(shí)時(shí)應(yīng)用設(shè)計(jì)ARM968E-S：最小、功耗最小的

ARM9E系列處理器，針對嵌入式實(shí)時(shí)應(yīng)用設(shè)計(jì)；ARM9E是針對微控制器、DSP和Java的單處理器解決方案；ARM

Jazelle

技術(shù)提供8倍的Java加速性能(ARM926EJ-S)；5-級整數(shù)流水線；在0.13μm工藝下最高性能可達(dá)到300MIPS（Dhrystone2.1測試標(biāo)準(zhǔn)）；可選擇的

向量浮點(diǎn)單元VFP9協(xié)處理器指令優(yōu)秀海浮點(diǎn)性能，對于3D圖形加速和實(shí)時(shí)控制可達(dá)到

215MFLOPS。高性能的AHB總線，帶MMU可在0.18μm,0.15μm,0.13μm工藝的硅芯片上實(shí)現(xiàn)。ARM10E（屬于V5版）ARM1020E：帶DSP指令集，在片調(diào)試功能，獨(dú)立的32KB數(shù)據(jù)和指令Cache，MMU支持；ARM1022E：與ARM1020E相同，只是獨(dú)立的數(shù)據(jù)和指令Cache變?yōu)?6KB；ARM1026EJ-S：同時(shí)具有MPU和MMU，可綜合版本；帶分支預(yù)測的6級整數(shù)流水線；在0.13μm工藝下最高性能可達(dá)到430MIPS（Dhrystone2.1測試標(biāo)準(zhǔn)）；對于3D圖形運(yùn)算和實(shí)時(shí)控制采用VFP協(xié)處理器，浮點(diǎn)運(yùn)算性能最高可達(dá)650MFLOPS；雙64位AMBA總線接口和64位內(nèi)部總路線接口；優(yōu)化的緩存結(jié)構(gòu)提高了處理器訪問低速存儲器的性能；可在0.18μm,0.15μm,0.13μm工藝的硅芯片上實(shí)現(xiàn)3.1ARM簡介ARM11（屬于V6版）ARM11MPCore：可綜合的多處理器核，1至4個處理器可配置；ARM1136J(F)-S：可配置的數(shù)據(jù)和指令Cache，可提供1.9位的MPEG4編碼加速功能；ARM1156T2(F)-S：帶集成浮點(diǎn)協(xié)處理器，帶內(nèi)存保護(hù)單元MPU

；ARM1176JZ(F)-S：帶針對CPU和系統(tǒng)安全架構(gòu)擴(kuò)展的TrustZone技術(shù)。增強(qiáng)的Thumb、Jazelle、DSP擴(kuò)展支持；帶片上和系統(tǒng)安全TrustZone技術(shù)支持；在0.13μm工藝下最高可達(dá)到550MHz；MPCore在0.13μm工藝下最高性能可達(dá)到740MIPS（Dhrystone2.1測試標(biāo)準(zhǔn)）；支持多媒體指令SIMD；采用三種電源模式：全速/待命/休眠集成DMA的TCM低功耗、高性能。SecurCoreSC100：第一個32位安全處理器；、SC110：在SC100上增加密鑰協(xié)處理器；SC200：帶Jazelle技術(shù)的高級安全處理器；SC210：在SC200上增加密鑰協(xié)處理器SecurCore是專門為智能卡、安全I(xiàn)C提供的32位安全處理器，為電子商務(wù)、銀行、網(wǎng)絡(luò)、移動多媒體、公共交通提供安全解決方案；體積小、功耗低，代碼壓縮密度高；為快速增長的Java卡平臺提供Java加速功能；3.1ARM簡介CortexCortex-A：面向應(yīng)用的微處理器，針對復(fù)雜操作系統(tǒng)和應(yīng)用程序設(shè)計(jì)；Cortex-R：針對實(shí)時(shí)系統(tǒng)的嵌入式處理器；Cortex-M：針對成本敏感應(yīng)用優(yōu)化的深度嵌入式處理器；2004年發(fā)布，提供增強(qiáng)的媒體和數(shù)字處理能力，增加了系統(tǒng)性能；支持ARM、Thumb、Thumb-2指令集；Thumb-2指令集提供了更高的代碼存儲密度，進(jìn)一步降低成本；Intel系列StrongARM：ARMv4體系XScale：ARMv5TE體系，增加MMX指令StrongARM主要應(yīng)用于手持設(shè)備和PDA，5級流水線，具有獨(dú)立的數(shù)據(jù)和指令Cache，不支持Thumb指令集，目前已停產(chǎn)；XScale是目前Intel公司主推的高性能嵌入式處理器，分通用處理器、網(wǎng)絡(luò)處理器和I/O處理器三類。其中通用處理器有PXA25x、PXA26x、PXA27x三個系列，被廣泛應(yīng)用于智能手機(jī)、PDA領(lǐng)域。3.1ARM簡介ARM架構(gòu)（或版本）與具體處理器的關(guān)系第一章STM32基本原理學(xué)習(xí)STM32需要從原理入手，為硬件、軟件、操作系統(tǒng)、工程實(shí)踐學(xué)習(xí)打下一個良好的基礎(chǔ)。本章的第一部分是STM32的性能和結(jié)構(gòu)，然后是對CortexM3處理器的分析，之后是地址映射、引腳功能描述、電源連接、復(fù)位和時(shí)鐘控制RCC、輸入輸出端口GPIO、ADC和DAC、中斷、DMA、定時(shí)器、同步串行通信SPI和I2C、同步異步串行通信USART，最后是靈活的存儲器控制FSMC。通過本章的學(xué)習(xí)，既可以掌握STM32的全貌，也可以學(xué)習(xí)到重要的關(guān)于CortexM3處理器內(nèi)核和STM32器件的細(xì)節(jié)信息1.1STM32性能和結(jié)構(gòu)

1.1.1總體性能以高密度的STM32F103VET6為例，能適合一般項(xiàng)目的需要，價(jià)格在30元以下，避免由于FLASH和RAM太小造成的瓶頸。VET6的含義為：V的含義為100pins,即100個管腳。E表示512KB的FLASH。T表示LQFP封裝。6表示-40到85度的溫度范圍。1.1STM32性能和結(jié)構(gòu)

1.1.2系統(tǒng)結(jié)構(gòu)分析

1.1STM32性能和結(jié)構(gòu)

1.1.2系統(tǒng)結(jié)構(gòu)分析

(1)Cortex-M3CPU所在之處，是司令部是大腦。(2)總線矩陣

(3)FLASH通過FLASH接口連接CPU。

(4)靜態(tài)存儲器SRAM通過總線矩陣連接CPU。

(5)復(fù)位和時(shí)鐘控制RCC。

(6)低速APB1外設(shè)。(7)低速APB2外設(shè)。(8)可變靜態(tài)存儲控制器FSMC。

(9)DMA通道。

1.1STM32性能和結(jié)構(gòu)

1.1.3芯片封裝和管腳概述

1.2CortexM3處理器

1.2.1Cortex-M3的定位和應(yīng)用

從圖1.2.1可見，嵌入式處理器核CortexM3，容量(Capability)和執(zhí)行功能(PerformanceFunctionality)都居中，但其性價(jià)比是當(dāng)今最好的品種之一，也是現(xiàn)在最流行的品種之一。

1.2CortexM3處理器

1.2.2Cortex-M3處理器結(jié)構(gòu)

1.2CortexM3處理器

1.2.2Cortex-M3處理器結(jié)構(gòu)

1.2CortexM3處理器

1.2.3Cortex-M3寄存器

1.2CortexM3處理器

1.2.3Cortex-M3寄存器

1.2CortexM3處理器

1.2.3Cortex-M3寄存器

特殊功能寄存器1.2CortexM3處理器

1.2.3Cortex-M3寄存器

1.2CortexM3處理器

1.2.4堆棧

1.2CortexM3處理器

1.2.4堆棧

1.3STM32存儲地址映射存儲地址映射P12圖1-71.3STM32存儲地址映射

1.3STM32存儲地址映射代碼分析，P13代碼1-2到1-6說明如何訪問串口寄存器來實(shí)現(xiàn)發(fā)送數(shù)據(jù)到串口1.4引腳功能描述引腳功能來源于數(shù)據(jù)手冊，注意復(fù)用功能1.6復(fù)位和時(shí)鐘控制RCC

復(fù)位分三種形式，電源復(fù)位、系統(tǒng)復(fù)位和備份區(qū)域復(fù)位。1.6.1復(fù)位1.6復(fù)位和時(shí)鐘控制RCC

通常，STM32主頻在72M,而外時(shí)鐘選擇8M，因此必須通過倍頻獲得。1.6.2時(shí)鐘源1.6復(fù)位和時(shí)鐘控制RCC

時(shí)鐘樹圖解了各個設(shè)備時(shí)鐘的來源。參考P19頁圖1-11STM32時(shí)鐘樹。問題：STM32定時(shí)器1是APB2外設(shè)，請從晶振開始，分析器定時(shí)器1時(shí)鐘的來源。那么定時(shí)器2呢？1.7輸入輸出端口GPIO

1.7.1常規(guī)輸入輸出GPIO

GPIO是可編程輸入/輸出端口1.7輸入輸出端口GPIO

1.7.1常規(guī)輸入輸出GPIO

GPIO端口的模式是輸入浮空，為什么這樣設(shè)計(jì)？1.7輸入輸出端口GPIO

1.7.2GPIO復(fù)用可以將具有復(fù)用功能的引腳的功能進(jìn)行重新配置，例如配置一些管腳為ADC的管腳，這些管腳就不能再作為GPIO使用。這個過程叫做復(fù)用重映射。

8個ADC通道的選擇過程見P21-22。1.8模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器

1.8.1模-數(shù)轉(zhuǎn)換器（ADC）1.模數(shù)轉(zhuǎn)換器框圖分析P23圖1-13。2.常規(guī)通道和注入通道。3.參考源。1.8模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器

1.8.2數(shù)-模轉(zhuǎn)換器（DAC）1.數(shù)模轉(zhuǎn)換器框圖分析P24圖1-15。2.參考源。3.信號發(fā)生器功能。1.9中斷中斷處理的優(yōu)越性現(xiàn)實(shí)生活中的中斷的例子中斷嵌套，現(xiàn)實(shí)生活中的中斷嵌套STM32的先占優(yōu)先級和從優(yōu)先級嵌入式操作系統(tǒng)與中斷的關(guān)系1.9中斷

1.9.1STM32的中斷通道和中斷向量處理1.STM32中斷通道。表1-8中的中斷通道分析2.啟動代碼設(shè)置中斷向量表代碼1-7分析3.復(fù)位中斷的處理代碼1-8分析1.9中斷

1.9.2STM32外部中斷STM32外部中斷的來源。分析P29圖1-16,說明全部中斷輸入線的來源。是否可以用PA0和PB0同時(shí)作為外部中斷？是否可以用PA0和PB1同時(shí)作為外部中斷？為什么？1.9中斷

1.9.3STM32中斷優(yōu)先級分組優(yōu)先級越高，數(shù)值越低！搶占優(yōu)先級相同的任務(wù)，響應(yīng)優(yōu)先級高的先響應(yīng)，但不能互相搶占；搶占優(yōu)先級不同的，可以搶占低優(yōu)先級的CPU。分析（P30）串口和按鍵中斷的例子，假設(shè)將優(yōu)先級互換會產(chǎn)生什么樣的結(jié)果呢？1.10直接存儲器存取DMA直接存儲器存取(DMA)用來提供在外設(shè)和存儲器之間或者存儲器和存儲器之間的高速的無需CPU干預(yù)的數(shù)據(jù)傳輸。1.10DMA

1.10.1DMA解析1.圖1-17DMA框圖解析2.從內(nèi)存到外設(shè)或從外設(shè)到內(nèi)存的DMA傳輸。3.傳輸申請和仲裁。1.10DMA

1.10.2DMA通道和請求1.DMA通道分配 P32表1-10和表1-112.仲裁機(jī)制的作用和功能。3.通道號和優(yōu)先級。

P33圖1-18.1.11定時(shí)器

1.11.1系統(tǒng)滴答定時(shí)器SysTick1.SysTic定時(shí)器的位置和功能2.SysTic定時(shí)器的4個寄存器表1-12表1-153.SysTic定時(shí)器編程（寄存器級別）。

P36代碼1-10.4.SysTic定時(shí)器編程（庫函數(shù)級別）。

P36代碼1-11.

庫函數(shù)實(shí)現(xiàn)原理P36代碼1-12

1.11定時(shí)器

1.11.2STM32常規(guī)定時(shí)器STM32的常規(guī)定時(shí)器分為三類，包括1.高級控制定時(shí)器TIM1和TIM82.通用定時(shí)器TIM2、TIM3、TIM4、TIM53.基本定時(shí)器TIM6、TIM7三種定時(shí)器功能P39表1-16

1.12同步串行口SPI和I2C

1.12.1SPI串行外設(shè)接口SPI(SerialPeripheralInterface)是一種同步串行外設(shè)接口，它可以使MCU與各種外圍設(shè)備以串行方式進(jìn)行通信、交換信息。

常SPI通過4個引腳與外部器件相連：1.12同步串行口SPI和I2C

1.12.1SPISPI時(shí)鐘周期在一個SPI時(shí)鐘周期內(nèi)，會完成如下操作：1)主機(jī)通過MOSI線發(fā)送1位數(shù)據(jù)，從機(jī)通過該線讀取這1位數(shù)據(jù)；2)從機(jī)通過MISO線發(fā)送1位數(shù)據(jù)，主機(jī)通過該線讀取這1位數(shù)據(jù)。這個SPI時(shí)鐘周期，就是SCK