MOS器件物理基礎(chǔ)課件

Chapter2MOS器件物理基礎(chǔ)6/4/20231本章內(nèi)容MOSFET的I-V特性MOSFET的二級效應(yīng)MOSFET的結(jié)構(gòu)電容MOSFET的小信號模型6/4/20232絕緣柵型場效應(yīng)管MOSFET絕緣柵型增強(qiáng)型(常閉型)耗盡型(常開型)N溝道P溝道N溝道P溝道InsulatedGateFieldEffectTransistorMOS管：MetalOxideSemiconductor利用柵源電壓的大小控制半導(dǎo)體表面的感生電荷的多少，從而改變溝道電阻，控制漏極電流的大小。6/4/20233

N溝道增強(qiáng)型MOSFET1.結(jié)構(gòu)6/4/202342.工作原理②③耗盡層加厚uGS

增加反型層吸引自由電子?xùn)艠O聚集正電荷排斥襯底空穴剩下負(fù)離子區(qū)耗盡層①漏源為背對的PN結(jié)無導(dǎo)電溝道即使開啟電壓：溝道形成的柵－源電壓。(1)對導(dǎo)電溝道的影響.++++++++++++++++++6/4/20235(2)對的影響.①②③

線性增大溝道從s-d逐漸變窄

溝道預(yù)夾斷夾斷區(qū)延長幾乎不變恒流區(qū)6/4/202363.特性曲線與電流方程6/4/20237FET放大電路的動態(tài)分析一、FET的低頻小信號等效模型6/4/20238gm與rds的求法6/4/20239gm與rds的求法6/4/202310二、基本共源放大電路的動態(tài)分析6/4/2023112.1MOSFET的基本概念2.1.1MOSFET開關(guān)閾值電壓是多少？當(dāng)器件導(dǎo)通時，漏源之間的電阻有多大？這個電阻與端電壓的關(guān)系是怎樣的？總是可以用簡單的線性電阻來模擬漏和源之間的通道？器件的速度受什么因素限制？6/4/2023121.MOSFET的三種結(jié)構(gòu)簡圖圖2.1NMOSFET結(jié)構(gòu)簡圖2.1.2MOSFET的結(jié)構(gòu)6/4/202313圖2.2PMOSFET結(jié)構(gòu)簡圖6/4/202314圖2.3CMOSFET的結(jié)構(gòu)簡圖6/4/2023152.MOSFET結(jié)構(gòu)尺寸的通用概念W:gatewidthLdrawn(L):gatelength(layoutgatelength)Leff:effectivegatelengthLD:S/DsidediffusionlengthW/L:aspectratioS,D,G,B:source,drain,gate,body(bulk)6/4/2023163.MOSFET的四種電路符號GDSBGSDBNMOSPMOS(d)6/4/2023172.2MOS的I/V特性2.2.1.閾值電壓先看MOS器件的工作原理:以NMOS為例來分析閾值電壓產(chǎn)生的原理.(a)VGS=06/4/202318●在(a)圖中，G極沒有加入電壓時，G極和sub表面之間，由于Cox的存在，構(gòu)成了一個平板電容，Cox為單位面積的柵氧電容;(b)VGS>0(c)●在柵極加上正電壓后，如圖(b)所示，P-sub靠近G的空穴就被排斥，留下了不可動的負(fù)離子。這時沒有導(dǎo)電溝道的形成，因?yàn)闆]有可移動的載流子，G和襯底間僅形成了氧化層電容和耗盡層電容的串連,如圖(c)所示。6/4/202319●（d）當(dāng)VG繼續(xù)增加，界面電勢達(dá)到一定值時，就有電子從源極流向界面并最終到達(dá)漏極，導(dǎo)電溝道形成，晶體管打開。如圖（d）所示。這時，這個電壓值就是“閾值電壓”－.(d)功函數(shù)差費(fèi)米勢,MOS強(qiáng)反型時的表面勢為費(fèi)米勢的2倍耗盡區(qū)電荷(2.1)6/4/202320PMOS器件的導(dǎo)通:與NFETS類似,極性相反.6/4/2023212.2.2I/V特性推導(dǎo)Iv我們用一個電流棒來輔助理解電流的概念.當(dāng)沿電流方向的電荷密度為Qd

(C/m)的電荷以速度v沿電流方向移動時,產(chǎn)生的電流為(2.2)6/4/202322●

NMOS溝道的平板電容近似與溝道電荷分布若將MOS結(jié)構(gòu)等效為一個由poly-Si和反型溝道構(gòu)成的平板電容。對均勻溝道，當(dāng)VD=VS=0時，寬度為W的溝道中，單位長度上感應(yīng)的可移動電荷量為式中Cox為柵極單位面積電容，WCox為單位長度柵電容.(2.3)6/4/202323如果從S到D有一電壓差VDS，假設(shè)平板電容在L方向上x點(diǎn)的電位為V(x),如上圖所示則有:(2.4)●電荷漂移速度：漂移速度driftspeed：遷移率mobility：電場強(qiáng)度electricfield(2.5)6/4/202324綜合(2.2)-(2.5)有(2.6)邊界條件兩邊積分可得溝道中電流是連續(xù)的恒量，即有：6/4/202325＊分析：令,求得各拋物線的極大值在

點(diǎn)上，且相應(yīng)各峰值電流為:(2.7)VGS-VTH為過驅(qū)動（overdrive）電壓，只有過驅(qū)動電壓可以形成反型層電荷。時，器件工作在“三極管區(qū)”.6/4/202326MOS器件作為邏輯工作和模擬開關(guān)，或小值線性電阻運(yùn)用時，都會工作于深Triode區(qū)。此時VGS較大，MOS管的VDS很小，若滿足：2.2.3MOS器件深Triode區(qū)時的導(dǎo)通電阻此時（2.6）簡化為：(2.8)(2.8)表明為直線關(guān)系，如圖(2.12)所示.6/4/202327(2.9)此時D,S間體現(xiàn)為一個電阻，其阻值為：6/4/202328（2.9）式表示：a：在滿足的條件下，MOS管體現(xiàn)出線性電阻的特性，其直流電阻與交流動態(tài)電阻相等。b：該線性電阻大小取決與VGS，即調(diào)節(jié)VGS，可調(diào)節(jié)電阻的大小。因此我們常常把工作在這種區(qū)域的晶體管稱為“壓控晶體管”。6/4/202329討論:一個NMOS管,若偏置電壓VGS>VTH,漏級開路(ID=0),問：此晶體管是處于cutoff狀態(tài)還是其他狀態(tài)?為什么?例2.16/4/202330由可知：VDS1VG0X12.2.4MOS管在飽和區(qū)的跨導(dǎo)當(dāng)時，漏極電流怎樣變化呢？時，，此時認(rèn)為溝道夾斷

(pinchoff).的增大向源端移動。VDS2>VDS1VG0X2時,夾斷點(diǎn)隨著,溝道在處夾斷.6/4/202331若,則與無關(guān).由

時,相對恒定，器件工作在飽和區(qū)。(2.10)6/4/202332(2.10)＊式(2.6),(2.10)為analogCMOSdesign的最基本的方程式.(2.6)它們描述了ID與工藝常數(shù),器件尺寸W和L以及柵和漏相對于源的電位之間的關(guān)系.6/4/202333若，可以得到不同VGS下漏電流曲線為:6/4/202334對于PMOS器件,其在三極管區(qū)和飽和區(qū)的電流方程分別表示為6/4/202335若,那么工作在飽和區(qū)的MOSFET構(gòu)成一個連接源和漏的電流源,如圖2.17所示.6/4/202336跨導(dǎo)gm的定義gm是指在一定的VDS下，ID對VGS的變化率。gm代表了器件的靈敏度：對于一個大的gm來說，VGS的一個微小的改變將會引起ID產(chǎn)生很大的變化。當(dāng)MOS器件處于飽和區(qū)時,溝道被夾斷.當(dāng)VDS增大時,夾斷點(diǎn)向S方向移動，溝道長度由L變成了L′,故飽和區(qū)電流方程中L應(yīng)用L′取代,但當(dāng)L較大,VDS不是很高時,我們?nèi)砸訪作為MOS管的溝長.(2.11)6/4/202337gm的變形表達(dá)式將式兩邊平方得所以將乘以一個（VGS-VTH）,除以一個（VGS-VTH）得(2.12)(2.13)6/4/202338根據(jù)gm的表達(dá)式,我們可以得到如圖2.18所示的曲線,它反映了gm隨某一參數(shù)變化的特性.6/4/202339提高gm的有效方法

提高載流子的溝道遷移率,選用高遷移率的材料,并使用遷移率高的晶面.制作高質(zhì)量、盡可能薄的柵氧化層;盡可能使用寬長比比較大的圖形;減小源、漏區(qū)體電阻和歐姆接觸電阻以減小串連電阻,因?yàn)?/4/202340怎樣區(qū)分飽和區(qū)和三極管區(qū)?當(dāng)柵壓和漏壓之差不足以形成反型層時,溝道被夾斷,器件工作在飽和區(qū).對NMOS:對PMOS:6/4/202341＊Triode區(qū)又稱非飽和區(qū)或線性電阻區(qū)；＊Saturation區(qū)又稱飽和區(qū)；＊cutoff區(qū)又稱截止區(qū)；＊OverdriveVoltage有時也稱Vod，它的表達(dá)式為有關(guān)的重要術(shù)語和概念：＊aspectratioW/L6/4/202342＊對應(yīng)溝道剛剛pinchoff的情況:＊如果D端電位增加，則溝道pinchoff的情況變?yōu)?6/4/2023432.3二級效應(yīng)2.3.1體效應(yīng)通常,NMOS的源極和P型襯底相連,處于同一電位,如圖(a)所示.但在實(shí)際電路中（特別是Analog電路中），一些器件會處于源極和襯底電位分離的狀態(tài)。例如襯底接地，源極電位高于襯底；或源極接地，襯底接上負(fù)電位，如圖(b)所示:(a)(b)6/4/202344的作用，襯底吸走更多的空穴，在溝道處留下更多不可動的負(fù)離子，由于柵的鏡像作用，柵上出現(xiàn)更多的正電荷，這表明襯底在反型前被提高了，也就是閾值電壓提高了.以源極接地，襯底接負(fù)電位為例：假設(shè),在反型溝道出現(xiàn)之前()，溝道處由于柵極電壓出現(xiàn)耗盡層。時，耗盡層中的電荷數(shù)量少些；當(dāng)后,由于6/4/202345這被稱為bodyeffect或backgateeffect或substratebiaeffect.(源極電位和襯底電位不同,引起閾值電壓的變化)從的表達(dá)式來看:增加了,所以提高了.考慮體效應(yīng)后，其中體效應(yīng)系數(shù)對于NMOS管，ΦF為正,當(dāng)VB比VS負(fù)時,VSB為正,VTH提高.,(2.14)6/4/202346實(shí)際應(yīng)用中，VSB只會為正值，或VB只會等于VS或低于VS，VSB被稱為source－body電勢差。對PMOS管，襯底接Vdd，源極電位等于或低于Vdd。故這時VSB為負(fù)值，且ΦF為負(fù),相應(yīng)地VTH絕對值增加。6/4/202347考慮圖(a)所示的電路,Vin變化時,Vout將怎樣變化？6/4/202348由變化引起.MOSFET工作于飽和區(qū)時,有效溝長為2.3.2溝長調(diào)制效應(yīng)這時,飽和區(qū)電流表達(dá)式為VDVG0L’VSΔL6/4/202349由于由變化引起,故令于是可得到考慮溝道長度調(diào)制效應(yīng)的飽和電流方程：考慮溝長調(diào)制效應(yīng)后飽和區(qū)的跨導(dǎo)相應(yīng)修改為：其中是溝道長度調(diào)制系數(shù),表示VDS對溝道L產(chǎn)生作用的大小因子。(2.15)6/4/202350,在一定的下,為定值,于是有關(guān)于溝長調(diào)制效應(yīng)我們應(yīng)關(guān)注的問題：由于反比于.的曲線修正為：6/4/202351★器件進(jìn)入飽和區(qū)后，ID隨VDS的增大而增大?！镌娇拷黿軸的曲線越平坦，越往上曲線越陡峭，增幅越大。從這個曲線可以看出：6/4/202352MOS器件輸出電阻與溝道長度的關(guān)系:由(2.15)式求出輸出電導(dǎo)又因?yàn)?故有或有輸出電阻以上分析表明:在(VGS–VTH)一定時,而在ID一定的情況下,因?yàn)?2.16)6/4/202353重要結(jié)論:＊MOS器件輸出電阻與溝道長度有極大的關(guān)系.在模擬電路放大器設(shè)計(jì)中,作為放大器件的MOS管及作為負(fù)載的MOS管,應(yīng)取較大的溝長.特別是負(fù)載器件,L更要大一些.＊飽和區(qū)電流方程表明一個MOS器件的溝道電流由VGS和VDS共同決定，但VDS的調(diào)節(jié)作用很微弱。作為恒流源的MOSFET來說，恒流源由VGS決定，VDS對ID的調(diào)節(jié)只作為一種誤差分析。6/4/2023542.3.3亞閾值導(dǎo)電性VGS<VTH，器件處于弱反型區(qū)。VDS>200mV后，飽和區(qū)ID-VGS平方律的特性變?yōu)橹笖?shù)的關(guān)系:亞閾值導(dǎo)電會導(dǎo)致較大的功率損耗。因此亞閾值工作狀態(tài)一般不可取。只在一些特殊情況，如低速低功耗的電路（如數(shù)據(jù)紀(jì)錄的電表、儀表電路等）才會用到。ζ是一個非理想因子。(2.17)6/4/202355前面內(nèi)容復(fù)習(xí)1.MOS的I/V特性a.,MOS管截止;b.,MOS管導(dǎo)通;當(dāng)時,MOS管工作在三極管區(qū);時,MOS管工作在飽和區(qū);當(dāng)6/4/202356深三極管區(qū)導(dǎo)通電阻飽和區(qū)跨導(dǎo)6/4/2023572.MOS的二級效應(yīng)a.體效應(yīng)(背柵效應(yīng))源與襯底電位不同,引起閾值電壓的變化(增加).b.溝長調(diào)制效應(yīng)(飽和區(qū),引起的現(xiàn)象.)6/4/202358

c.亞閾值導(dǎo)電性

VGS<VTH,器件處于弱反型區(qū).VDS>200mV后,飽和區(qū)ID-VGS平方律的特性變?yōu)橹笖?shù)的關(guān)系:6/4/2023592.4MOS器件模型2.4.1MOS器件版圖MOSFET的版圖由電路中的器件所要求的電特性和工藝要求的設(shè)計(jì)規(guī)則共同決定.每個晶體管的寬度和長度由電路設(shè)計(jì)決定,而L的最小值由工藝決定,版圖中其他大多數(shù)尺寸受設(shè)計(jì)規(guī)則的限制.(最小寬度,最小間距,最小包圍,最小延伸)6/4/202360例2.5畫出圖(a)所示電路的版圖.6/4/2023612.4.2MOS器件電容寄生電容模型參數(shù)Cox:柵-溝道單位面積氧化層電容Cj:單位結(jié)面積電容,與電壓有關(guān)Cjsw:PN結(jié)單位周長側(cè)面電容Cov:單位柵寬覆蓋電容耗盡層單位面積電容由工藝參數(shù)算得EW6/4/202362C1,柵和溝道之間的氧化層電容C2,襯底和溝道之間的耗盡層電容C3,C4,多晶硅柵與源漏的交疊電容C5,C6,源/漏區(qū)與襯底間的結(jié)電容于是我們可算出圖中C1-C6

分別為:EW6/4/202363★MOS電容:圖中CSB和CDB為S-B和D-B結(jié)電容,即CSB=C5,CDB=C6;器件關(guān)斷時，圖中CGB為氧化層電容和耗盡層電容的串聯(lián)；其他狀態(tài)時，CGB被忽略；圖中CGD和CGS則與MOS管的工作狀態(tài)有關(guān):＊溝道截止時，CGS=CGD=WCov.6/4/202364于是可提出CGS,CGD隨MOS狀態(tài)的變化圖:＊深

Triode導(dǎo)通區(qū)，S，D溝道連成一片，將C1各分一半則得CGD和CGS.即Triode區(qū)有CGS=CGD=WLCox/2+WCov.＊飽和區(qū)時,CGD=C4=WCov,6/4/202365作業(yè)課后習(xí)題2.3,2.46/4/202366前面介紹了MOS器件在各工作區(qū)的I/V特性，討論的是電流和電壓在一個大范圍內(nèi)變化的特性，它與器件電容構(gòu)成了MOSFET的大信號模型。通常我們研究器件的工作區(qū)域(工作點(diǎn)),輸入輸出范圍,都屬于大信號分析.若我們的討論只限于MOS器件在某一工作點(diǎn)附近微小變化的行為,即信號對偏置影響小，稱為小信號分析.此時MOS器件的工作模型稱小信號模型.2.4.3MOSSmall-SignalModels

6/4/202367

MOS管的交流小信號模型是以其直流工作點(diǎn)為基礎(chǔ)的。由于分析的是MOS管的交流小信號的響應(yīng)，因此可以在工作點(diǎn)附近采用線性化的方法得出模型。小信號模型中的參數(shù)直接由直流工作點(diǎn)的電流、電壓決定。相同的MOS管在不同的直流工作點(diǎn)處得到的小信號參數(shù)是不同的。交流模型反映的是MOS管對具有一定頻率的信號的響應(yīng)，它有別于MOS管的直流特性。直流模型和交流模型的關(guān)系如下圖所示：6/4/202368MOS器件是一個壓控器件。以NMOSFET為例，它處于三個直流電壓偏置狀態(tài)：VGS

、VBS、VDS。這三個偏置電壓中任意一個發(fā)生改變，都會引起器件溝道電流的變化。電流變化與電壓變化的比率就是電導(dǎo)參數(shù)，因此，在小信號分析中我們必須借助于三個電導(dǎo)參數(shù)。柵跨導(dǎo):襯底跨導(dǎo):溝道電導(dǎo):6/4/202369(1)不考慮二級效應(yīng)時,最簡單的低頻小信號模型:(2.19)(2.18)小信號模型（等效電路）6/4/202370(2)考慮溝長調(diào)制效應(yīng)后模型:注:器件模型中會給出λ,所給出的λ為特征尺寸下的λ值.不同的溝長MOS器件λ不同,因λ∝1/L.由(2.18)知某一給定MOS器件,工作直流偏置越大,輸出電阻越小.(2.20)6/4/202371(3)同時考慮溝道調(diào)制效應(yīng)和body效應(yīng),模型為:其中