實(shí)驗(yàn)計(jì)數(shù)譯碼顯示電路

實(shí)驗(yàn)計(jì)數(shù)譯碼顯示電路第一頁，共十三頁，編輯于2023年，星期二實(shí)驗(yàn)九、計(jì)數(shù)譯碼顯示電路——實(shí)驗(yàn)電路與工作原理4位二進(jìn)制同步加計(jì)數(shù)器表5.18.4

CC40161功能表

40161的邏輯功能清零使能數(shù)據(jù)輸入置數(shù)進(jìn)位置數(shù)ET=CTT&ETPCO=Q3Q2Q1Q0ETCP操作狀態(tài)0xxx清除10x預(yù)置110保持111計(jì)數(shù)第二頁，共十三頁，編輯于2023年，星期二

CR

LD

D0

D1

D2

D3

CP

CTP

CTT

Q0

Q1

Q2

Q3

CO

1

2

3

8

9

12

13

14

15

0

12

異步

清零

同步

清零

同步預(yù)置

計(jì)數(shù)

保持

輸出

數(shù)據(jù)輸入

40161的時(shí)序波形圖第三頁，共十三頁，編輯于2023年，星期二構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法利用同步預(yù)置清零利用異步清零優(yōu)點(diǎn)：清零可靠輸出沒有毛刺實(shí)驗(yàn)九、計(jì)數(shù)譯碼顯示電路——

實(shí)驗(yàn)電路與工作原理第四頁，共十三頁，編輯于2023年，星期二構(gòu)成多位計(jì)數(shù)器的級聯(lián)方法串行進(jìn)位（異步）優(yōu)點(diǎn)：簡單；缺點(diǎn)：速度較慢六十進(jìn)制計(jì)數(shù)器實(shí)驗(yàn)九、計(jì)數(shù)譯碼顯示電路——

實(shí)驗(yàn)電路與工作原理第五頁，共十三頁，編輯于2023年，星期二構(gòu)成多位計(jì)數(shù)器的級聯(lián)方法六十進(jìn)制計(jì)數(shù)器并行進(jìn)位（同步）優(yōu)點(diǎn)：速度較快；缺點(diǎn)：較復(fù)雜實(shí)驗(yàn)九、計(jì)數(shù)譯碼顯示電路——

實(shí)驗(yàn)電路與工作原理第六頁，共十三頁，編輯于2023年，星期二CD4511BC

BCD-to-7SegmentLatch/Decoder/DriverPinAssignmentsforSOICandDIP

ConnectionDiagramsTopViewSegmentIdentificationDisplay燈測試滅燈鎖存與74LS48管腳基本兼容A3A0A1A2七段顯示譯碼器第七頁，共十三頁，編輯于2023年，星期二TruthTable*Dependsupon theBCDcodeappliedduringthe0to1transitionofLE.X=Don’tCare第八頁，共十三頁，編輯于2023年，星期二共陰七段顯示器第九頁，共十三頁，編輯于2023年，星期二譯碼顯示電路實(shí)驗(yàn)九、計(jì)數(shù)譯碼顯示電路——

實(shí)驗(yàn)電路與工作原理公共限流電阻第十頁，共十三頁，編輯于2023年，星期二實(shí)驗(yàn)內(nèi)容和要求內(nèi)容1時(shí)鐘＝1Hz正方波,十進(jìn)制計(jì)數(shù)譯碼顯示電路

觀測并記錄十進(jìn)制計(jì)數(shù)器輸出Q0、Q1、Q2、Q3以及CP的波形，比較它們的時(shí)序關(guān)系。驗(yàn)收——演示功能內(nèi)容2.設(shè)計(jì)一個(gè)數(shù)字鐘：二十四（00－23小時(shí)）和六十（00－59分鐘）進(jìn)制計(jì)數(shù)譯碼顯示電路注意:觀測波形的方法？實(shí)驗(yàn)九、計(jì)數(shù)譯碼顯示電路——

實(shí)驗(yàn)電路與工作原理第十一頁，共十三頁，編輯于2023年，星期二注意事項(xiàng)

1．電源 （VDD=＋5V、VSS=地） 核對無誤，再接入！2．輸出端切忌短路、線與！3．多余輸入端——不能懸空4．電路圖一定要標(biāo)上芯片引腳號5．芯片管腳圖萬用表用完后，請把表筆線整理好，并按號碼順序放入柜中！實(shí)驗(yàn)10、計(jì)數(shù)譯碼顯示電路第十二頁，共十三頁，編輯于2023年，星期二CD4