集成邏輯門實(shí)驗(yàn)課件_第1頁
集成邏輯門實(shí)驗(yàn)課件_第2頁
集成邏輯門實(shí)驗(yàn)課件_第3頁
集成邏輯門實(shí)驗(yàn)課件_第4頁
集成邏輯門實(shí)驗(yàn)課件_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

（2）三態(tài)邏輯門

（3）集電極開路門（OC門）

標(biāo)準(zhǔn)TTL門的輸入/輸出邏輯電平:補(bǔ)充內(nèi)容CMOS門的輸入/輸出邏輯電平(＋5V電源時(shí)):0.33V4.4V三、基礎(chǔ)性實(shí)驗(yàn)任務(wù)及要求（1）驗(yàn)證TTL集成電路74LS00、74LS04的邏輯功能（2）驗(yàn)證CMOS集成電路74HCT00、74HCT04的邏輯功能方法同上。（3）三態(tài)門功能測(cè)試及應(yīng)用（4）多路數(shù)據(jù)在總線上的分時(shí)傳輸（5）OC門功能測(cè)試將某個(gè)OC與非門不接上拉電阻，輸出端接發(fā)光二極管到地：

將某個(gè)OC與非門接上拉電阻，輸出端接發(fā)光二極管到地：

(6)OC門的“線與”邏輯功能測(cè)試四、設(shè)計(jì)性實(shí)驗(yàn)任務(wù)及要求（選做）五、實(shí)驗(yàn)報(bào)告要求見實(shí)驗(yàn)教材P7（基礎(chǔ)實(shí)驗(yàn)報(bào)告）

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論