計(jì)算機(jī)組成原理 第3章 總線

第三章系統(tǒng)總線3.1總線的基本概念3.2總線的分類(lèi)3.3總線特性及性能指標(biāo)3.4總線結(jié)構(gòu)3.5總線控制3.1總線的基本概念一、什么是總線二、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線是各個(gè)部件共享的傳輸介質(zhì)串行并行三、總線結(jié)構(gòu)計(jì)算機(jī)舉例1.面向CPU的雙總線結(jié)構(gòu)框圖中央處理器CPUI/O總線M總線3.1主存儲(chǔ)器

M.MI/O接口

外部設(shè)備1

外部設(shè)備2……I/O接口I/O接口

外部設(shè)備n單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…3.13.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線M.MCPUI/O接口

外部設(shè)備1…

外部設(shè)備nI/O接口…存儲(chǔ)總線3.13.2總線的分類(lèi)1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)單向與存儲(chǔ)地址、I/O地址有關(guān)有出有入計(jì)算機(jī)各部件之間的信息傳輸線存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)總線允許、中斷確認(rèn)中斷請(qǐng)求、總線請(qǐng)求3.通信總線串行通信總線并行通信總線傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動(dòng)通信等）之間的通信3.3總線特性及性能指標(biāo)CPU

插件板M.M

插件板I/O插件板一、總線物理實(shí)現(xiàn)BUS1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸形狀傳輸方向和有效的電平范圍每根傳輸線的功能信號(hào)的時(shí)序

關(guān)系3.3地址數(shù)據(jù)控制三、總線的性能指標(biāo)1.總線寬度2.標(biāo)準(zhǔn)傳輸率3.時(shí)鐘同步/異步4.總線復(fù)用5.信號(hào)線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MB／s）同步、不同步地址線

與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和負(fù)載能力并發(fā)、自動(dòng)、仲裁、邏輯、計(jì)數(shù)3.3ISAEISAVL-BUSPCI模塊系統(tǒng)總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)系統(tǒng)模塊3.3標(biāo)準(zhǔn)界面3.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPUM.MI/O接口

外部設(shè)備1

外部設(shè)備2I/O接口…

外部設(shè)備nI/O接口…1.雙總線結(jié)構(gòu)具有特殊功能的處理器由通道對(duì)I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.42.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.43.三總線結(jié)構(gòu)的又一形式3.4局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存4.四總線結(jié)構(gòu)主存擴(kuò)展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋3.41.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例存儲(chǔ)器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz32位數(shù)據(jù)通路系統(tǒng)總線調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形CPU…3.42.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISAEISA多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器VLBUS……3.43.PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲(chǔ)器3.44.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU3.43.5總線控制一、總線判優(yōu)控制總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對(duì)總線有控制權(quán)從設(shè)備(模塊)響應(yīng)

從主設(shè)備發(fā)來(lái)的總線命令1.基本概念鏈?zhǔn)讲樵?xún)計(jì)數(shù)器定時(shí)查詢(xún)獨(dú)立請(qǐng)求方式2.鏈?zhǔn)讲樵?xún)方式總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請(qǐng)求BG-總線同意3.5I/O接口10BS

-總線忙BR-總線請(qǐng)求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計(jì)數(shù)器定時(shí)查詢(xún)方式I/O接口13.5計(jì)數(shù)器設(shè)備地址

1排隊(duì)器排隊(duì)器4.獨(dú)立請(qǐng)求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請(qǐng)求3.5鏈?zhǔn)讲樵?xún)方式：優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：對(duì)詢(xún)問(wèn)鏈的電路故障很敏感，優(yōu)先級(jí)固定。計(jì)數(shù)器定時(shí)方式：計(jì)數(shù)器的初值也可用程序來(lái)設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價(jià)的。可方便的改變優(yōu)先級(jí)。獨(dú)立請(qǐng)求方式：優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少。對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的。三種總線判優(yōu)方式的比較二、總線通信控制1.目的2.總線傳輸周期主模塊申請(qǐng)，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤銷(xiāo)有關(guān)信息申請(qǐng)分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問(wèn)題3.5由統(tǒng)一時(shí)標(biāo)

控制數(shù)據(jù)傳送充分挖掘

系統(tǒng)總線每瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時(shí)鐘

地址

讀命令數(shù)據(jù)3.5(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫(xiě)命令數(shù)據(jù)3.5同步定時(shí)的特點(diǎn)：（1）由于采用統(tǒng)一時(shí)鐘定時(shí)，具有較高的數(shù)據(jù)傳輸率。（2）必