電子技術(shù)原理

電子技術(shù)原理課件第1頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月數(shù)字電路的優(yōu)點(diǎn)（1）便于集成與系列化生產(chǎn)，成本低廉，使用方便；（2）工作準(zhǔn)確可靠，精度高，搞干擾能力強(qiáng)。（3）不僅能完成數(shù)值計(jì)算，還能完成邏輯運(yùn)算和判斷，運(yùn)算速度快，保密性強(qiáng)。（4）維修方便，故障的識(shí)別和判斷較為容易。數(shù)字電路的類型組合邏輯電路和時(shí)序邏輯電路。第2頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月基本邏輯關(guān)系

“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。（1）“與”邏輯

A、B、C都具備時(shí)，事件F才發(fā)生。EFABC&ABCF邏輯符號(hào)第3頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月邏輯式F=A?B?CAFBC00001000010011000010101001101111真值表邏輯乘法邏輯與第4頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月（2）“或”邏輯

A、B、C只有一個(gè)具備時(shí)，事件F就發(fā)生。AEFBC1ABCF邏輯符號(hào)第5頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月邏輯式

F=A+B+CAFBC00001001010111010011101101111111真值表邏輯加法邏輯或第6頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月（3）“非”邏輯

A具備時(shí)，事件F不發(fā)生；A不具備時(shí)，事件F發(fā)生。邏輯符號(hào)AEFRAF1第7頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月邏輯式邏輯非邏輯反AF0110真值表AF=第8頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月幾種基本的邏輯運(yùn)算從三種基本的邏輯關(guān)系，我們可以得到以下邏輯運(yùn)算：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=110=01=第9頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月基本邏輯關(guān)系的擴(kuò)展與非CBAF··=條件A、B、C都具備，則F不發(fā)生。&ABCF第10頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月或非異或CBAF++=條件A、B、C任一具備，則F不發(fā)生。1ABCFBABABAF?=+=條件A、B有一個(gè)具備，另一個(gè)不具備則F發(fā)生。=1ABF第11頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月基本門電路邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門電路。基本門電路：與門、或門、非門（反相器）。常用門電路：與非門、或非門、異或門等。邏輯0和邏輯1：電子電路中通常把高電平表示為邏輯1；把低電平表示為邏輯0。（正邏輯）獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件（二極管、三極管）的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)來(lái)實(shí)現(xiàn)。第12頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月TTL電路與CMOS電路TTL(transistor-transistorlogic：晶體管-晶體管邏輯)電路。常見(jiàn)的TTL集成電路主要有74LS、74ALS、74S、74AS、74F等系列。CMOS(complementaryMOS：互補(bǔ)金屬氧化物半導(dǎo)體)電路。常見(jiàn)的CMOS集成電路主要有4000、74HC、74HCT、74AHC、74AHCT、74VHC、74VHCT、74FCT等系列，54系列則是74系列對(duì)應(yīng)的軍品，功能完全一樣。第13頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月TTL電路TTL電路在5V的電源下，0V~0.8V為邏輯“0”；2V~5V為邏輯“1”。0.8V~2V是動(dòng)態(tài)過(guò)渡區(qū)，穩(wěn)定的輸入和輸出是不能出現(xiàn)在這個(gè)范圍的。5V電源下，TTL邏輯的輸出高電平最低電壓為2.7V；輸入高電平要求最低為2.0V。輸入低電平的最高電壓要求為0.8V；而輸出低電平的最高電壓為0.5V。第14頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月TTL門電路傳輸特性u(píng)o(V)ui(V)123UOH(3.4V)UOL(0.3V)VOFFVONVT傳輸特性理想的傳輸特性(0.3V)ui(V)uo(V)123UOH“1”UOL閾值VT

=1.4V第15頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月常用TTL邏輯門電路名稱國(guó)際常用系列型號(hào)國(guó)產(chǎn)部標(biāo)型號(hào)說(shuō)明四2輸入與非門74LS00T1000四2輸入或門四2異或門四2輸入或非門四2輸入與門雙4輸入與非門雙4輸入與門六反相器8輸入與非門74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個(gè)組件內(nèi)部有四個(gè)門，每個(gè)門有兩個(gè)輸入端一個(gè)輸出端。一個(gè)組件內(nèi)有兩個(gè)門，每個(gè)門有4個(gè)輸入端。只一個(gè)門，8個(gè)輸入端。有6個(gè)反相器。第16頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月CMOS電路CMOS電路在5V的電源下，0.0V~1.5V為邏輯"0"；3.5V~5.0V為邏輯"1"。1.5V~3.5V是動(dòng)態(tài)過(guò)渡區(qū)，穩(wěn)定的輸入和輸出是不能出現(xiàn)在這個(gè)范圍的。第17頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月CMOS電路CMOS反相器：uiUDDT1T2u0

NMOS管

PMOS管（1）ui＝0V時(shí)，T1截止，T2導(dǎo)通。輸出電壓u0＝UDD；（2）ui＝UDD時(shí)，T1導(dǎo)通，T2截止。輸出壓u0＝0V。第18頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月常用的組合邏輯電路基本的門電路(與、或、非門)和常用的門電路(與非門、或非門、異或門)都是組合邏輯電路，此外常用的組合邏輯電路還有：三態(tài)門、譯碼器、編碼器、數(shù)值比較器、數(shù)據(jù)選擇器(MUX)、加法器等。第19頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月三態(tài)門三態(tài)門具有三種輸出狀態(tài)：高電平、低電平和高阻狀態(tài)。因?yàn)槿龖B(tài)門在E=1時(shí)為普通與非門，輸出有高、低電平兩種狀態(tài)；在E=0時(shí)輸出為高阻態(tài)；一共有三種狀態(tài)，因此稱為三態(tài)門。三態(tài)門與非門符號(hào)及功能表&ABF符號(hào)功能表&ABF符號(hào)功能表使能端高電平起作用使能端低電平起作用第20頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月用途：三態(tài)門主要作為TTL電路與總線間的接口電路。E1E2E3公用總線工作時(shí)，E1、E2、E3分時(shí)接入高電平。第21頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月集電極開(kāi)路（OpenCollector)

的門（OC門）OC門在結(jié)構(gòu)上將一般TTL門輸出級(jí)的有源負(fù)載部分去除,輸出級(jí)晶體管T5的集電極在集成電路內(nèi)部不連接任何元件，直接作為輸出端（集電極開(kāi)路）。OC門在使用時(shí)，需要接一個(gè)上拉電阻RC(將RC和電源UCC連接在OC門的輸出端)，RC的數(shù)值應(yīng)根據(jù)負(fù)載的大小和要求選擇。R1UccR2R3AFT1T2T5BC&OC與非門符號(hào)&或OC與非門電路第22頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月OC門不但可以實(shí)現(xiàn)“線與”邏輯；還可以作為接口電路實(shí)現(xiàn)邏輯電平的轉(zhuǎn)換。輸出級(jí)&&&UCCF1F2F3FRCUCCRCT5T5T5第23頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月施密特觸發(fā)器特點(diǎn)1u0(V)ui(V)U－U＋0u0(V)ui(V)U－U＋0電壓傳輸具有回差特性施密特觸發(fā)器利用其輸入信號(hào)達(dá)到某一特定的閾值時(shí)，輸出電平會(huì)發(fā)生躍變的特點(diǎn)，對(duì)電路中輸入的電信號(hào)可以進(jìn)行波形整形、幅度鑒別及波形變換等。特點(diǎn)2施密特觸發(fā)器門的符號(hào)：第24頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月施密特觸發(fā)器的功能第25頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月常用時(shí)序邏輯電路時(shí)序邏輯電路的基本電路是觸發(fā)器，它具有記憶功能。常用的時(shí)序邏輯電路除各種觸發(fā)器之外，還有：存儲(chǔ)器、寄存器、移位寄存器、鎖存器、計(jì)數(shù)器等。第26頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題一、各種門電路之間的接口問(wèn)題：由于每種器件的電壓、電流參數(shù)不同，故需要接口電路。一般需要考慮：(1)驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供灌電流最大值；(2)驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供足夠大拉電流；(3)驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍內(nèi)，包括高、低電壓值。----電壓兼容性問(wèn)題。(4)其它，如：噪聲容限、輸入輸出電容、開(kāi)關(guān)速度等。扇出數(shù)問(wèn)題第27頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月1、CMOS門驅(qū)動(dòng)TTL門只要電壓參數(shù)兼容，不需要另加接口，僅按電流大小計(jì)算扇出數(shù)即可。例：74HC00與非門用來(lái)驅(qū)動(dòng)一個(gè)基本的TTL反相器和六個(gè)74LS門電路。驗(yàn)算此時(shí)CMOS門是否過(guò)載？解：(1)查技術(shù)參數(shù)手冊(cè)得：基本TTL門電路：IIL=1.6mA

六個(gè)74LS門的輸入電流：IIL=6×0.4mA=2.4mA

總的輸入電流：IIL(Total)=1.6mA+2.4mA=4mA(2)74HC00門的IOH=IOL=4mA，所以未過(guò)載。第28頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月2、TTL門驅(qū)動(dòng)CMOS門由技術(shù)參數(shù)手冊(cè)知：TTL輸入為低電平時(shí)，它的輸出電壓參數(shù)與CMOSHC的輸入電壓參數(shù)是不兼容的。如LSTTL的VOH(min)為2.7V，而HCCMOS的VIH(min)為3.5V。通常用上拉電阻RP接到VDD，可將TTL的輸出高電平升到5V，上拉電阻的取值由負(fù)載器件的數(shù)目及TTL、CMOS的電流參數(shù)決定。由技術(shù)參數(shù)手冊(cè)，TTL門驅(qū)動(dòng)CMOSHCT時(shí)，由于電壓參數(shù)兼容，不需要另加接口電路。常用CMOSHCT當(dāng)作接口器件，以免除上拉電阻。第29頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月二、門電路帶負(fù)載時(shí)的接口問(wèn)題1、用門電路直接驅(qū)動(dòng)顯示器件顯示器件--發(fā)光二極管。電路如圖：11/674HC04LEDR輸入信號(hào)1LEDR輸入信號(hào)VCC(a)(b)電路中串接限流電阻R以保護(hù)LED。圖a：R=(VOH-VF)/ID圖b：R=(VCC-VF-VOL)/ID其中：VF為L(zhǎng)ED正向壓降，ID為L(zhǎng)ED的電流。第30頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月2、門電路的機(jī)電性負(fù)載接口數(shù)字電路的機(jī)電控制對(duì)象：電機(jī)的位置和轉(zhuǎn)速、繼電器通斷、閥門開(kāi)閉、機(jī)械手的多參數(shù)控制，等等。繼電器驅(qū)動(dòng)電路：11/674HC0450Ω輸入信號(hào)11/674HC0450Ω繼電器繼電器本身有額定電壓、電流參數(shù)，一般情況須用運(yùn)放以提升到必須的數(shù)-模電壓和電流值。(也可用光電開(kāi)關(guān)耦合)對(duì)小型繼電器可將多個(gè)反相器并聯(lián)作為驅(qū)動(dòng)電路，如圖。第31頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月三、門電路使用中的抗干擾措施1、多余輸入端處理原則：處理措施不可改變電路狀態(tài)，要穩(wěn)定可靠。做法：對(duì)TTL與非門，多余輸入端通過(guò)上拉電阻(1～3KΩ)接電源正端；也可用輸入接地反相器的輸出高電位接到TTL與非門多余輸入端。對(duì)CMOS門，多余輸入端可根據(jù)需要接地（或非門），或直接接VDD(與非門)。第32頁(yè)，課件共34頁(yè)，創(chuàng)作于2023年2月2、去耦合濾波器

采用去耦合濾波器，通常用10～100μF的大電容與直流電源并聯(lián)以濾去不需要的頻率成分；對(duì)每一集成芯片加接0.1μF