可編程邏輯電路設(shè)計(jì)-可制造性設(shè)計(jì)DFM

可編程邏輯電路設(shè)計(jì)—可制造性設(shè)計(jì)DFM在一般工業(yè)中，可制造性設(shè)計(jì)（DesignforManufacturability,DFM）是指一套應(yīng)用于產(chǎn)品設(shè)計(jì)階段的方法，其在設(shè)計(jì)的早期階段，就考慮產(chǎn)品制造過(guò)程中的困難、要求和約束等，使得最終產(chǎn)品具有良好的可制造性和成品率，能以最低成本、最短時(shí)間、最高質(zhì)量被制造出來(lái)。在集成電路中，DFM主要是針對(duì)集成電路制造工藝面臨的嚴(yán)峻困難，通過(guò)前段和后段的設(shè)計(jì)手段來(lái)部分解決或緩解工藝制造的困難，提高電路制造后的功能成品率（FunctionalYield）和參數(shù)成品率（ParametricYield）。隨著集成電路工藝進(jìn)入納米尺度，集成電路制造面臨日益嚴(yán)重的挑戰(zhàn)。例如，采用193nm波長(zhǎng)光源的亞波長(zhǎng)光刻導(dǎo)致硅片圖形嚴(yán)重畸變，化學(xué)機(jī)械拋光工藝導(dǎo)致互連線在高度方向發(fā)生嚴(yán)重偏差，工藝擾動(dòng)的影響日益嚴(yán)重等。在亞波長(zhǎng)光刻工藝中，即使采用分辨率增強(qiáng)技術(shù)（ResolutionEnhancementTechnology,REF）后，光刻中依然容易在互連線頂端和拐角處出現(xiàn)“圓角”形變（Round-off），在線段中出現(xiàn)部分消失（PartialDisappearance）等畸變現(xiàn)象，如圖5-121所示。這些可能產(chǎn)生畸變圖形的設(shè)計(jì)版圖（Pattern）稱為光刻熱點(diǎn)，在設(shè)計(jì)時(shí)應(yīng)盡量避免此類圖形，而在流片前要用光刻熱點(diǎn)檢查工具進(jìn)行徹底排查。金屬啞元插入（DummyFilling）對(duì)化學(xué)機(jī)械拋光（ChemicalMechanicalPolishing，CMP）工藝后芯片表面形貌影響如圖5-122所示。插入金屬啞元后，芯片表面平整性明顯優(yōu)于插入啞元前。但引入金屬啞元會(huì)增加寄生電容，降低電路性能。因此，在芯片哪些位置插入啞元、插入多少啞元、確定啞元形狀等是啞元填充工具需要解決的關(guān)鍵問(wèn)題。上述光刻熱點(diǎn)檢查和金屬啞元插入技術(shù)均屬于常見(jiàn)的DFM技術(shù)?？傮w而言，DFM技術(shù)是針對(duì)傳統(tǒng)設(shè)計(jì)流程的擴(kuò)充和優(yōu)化，其通常包括如下技術(shù)。（1）考慮DFM的標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)。該技術(shù)不僅需考慮標(biāo)準(zhǔn)單元本身的可制造性，而且應(yīng)考慮相鄰單元邊界附近光刻的相互影響。在考慮DFM的標(biāo)準(zhǔn)單元綜合技術(shù)中，除需滿足傳統(tǒng)設(shè)計(jì)規(guī)則外，還需兼容大量新增的DFM設(shè)計(jì)規(guī)則；甚至為提高成品率，標(biāo)準(zhǔn)單元行間隙（Line-Gap）也需進(jìn)行優(yōu)化。為了兼容多重曝光和自對(duì)準(zhǔn)雙重曝光等新的光刻工藝，滿足日益緊張的布線通道約束，輸入/輸出的位置（PinAccess）也需進(jìn)行仔細(xì)優(yōu)化。（2）考慮DFM的布局優(yōu)化。在20nm以下的工藝中，需在布局階段考慮雙重/三重/多重曝光光刻技術(shù)和化學(xué)機(jī)械拋光工藝的影響。（3）考慮DFM的布線優(yōu)化。傳統(tǒng)布線算法一般僅考慮布通率、總線長(zhǎng)等優(yōu)化目標(biāo)，而在考慮DFM的布線優(yōu)化中，還需考慮與多重曝光、電子束光刻（Electron-BeanLithography）等新光刻技術(shù)的兼容性。（4）考慮DFM的掩模版優(yōu)化。例如，多重曝光光刻技術(shù)、DSA（DirectedSelf-assembly）等新光刻工藝中的版圖圖形分解技術(shù)、多重曝光、DSA與電子束光刻的混合光刻版圖分解技術(shù)、Mask版圖中光刻熱點(diǎn)檢測(cè)技術(shù)等。（5）金屬啞元插入技術(shù)。該技術(shù)用于提升化學(xué)機(jī)械拋光工藝后芯片表面的平整性。（6）冗余通孔技術(shù)（RedundantVia)。該技術(shù)用于提升通孔的可靠性。當(dāng)集成電路進(jìn)入納米尺度后，部分DFM技術(shù)已進(jìn)入芯片代工廠（Foundry）的參考設(shè)計(jì)流程（ReferenceFlows）中，是設(shè)計(jì)者必須考慮的設(shè)計(jì)環(huán)節(jié)之一。在可見(jiàn)的未來(lái)，DFM技術(shù)會(huì)隨著新的制造工藝和設(shè)計(jì)技術(shù)的出現(xiàn)而不斷擴(kuò)充和發(fā)展。集成電路設(shè)計(jì)者需在具有DFM功能的電子設(shè)計(jì)自動(dòng)化（Elect