采用可編程邏輯器件實(shí)現(xiàn)圖像目標(biāo)發(fā)生器的應(yīng)用方案

采用可編程邏輯器件實(shí)現(xiàn)圖像目標(biāo)發(fā)生器的應(yīng)用方案引言在CCD圖像采集中，需要對圖像采集系統(tǒng)的性能進(jìn)行評(píng)估，而由于CCD相機(jī)的研制時(shí)間長，研制成本高，并且不易于控制，因此，研制出開發(fā)周期短、易于控制的圖像目標(biāo)發(fā)生器成為評(píng)估圖像采集系統(tǒng)中很重要的一步。圖像目標(biāo)發(fā)生器的設(shè)計(jì)主要是根據(jù)數(shù)字圖像的知識(shí)，利用FPGA的大容量、高集成度、數(shù)據(jù)穩(wěn)定等優(yōu)點(diǎn)來設(shè)計(jì)圖像數(shù)據(jù)流，實(shí)現(xiàn)CCD相機(jī)的大部分功能。該圖像目標(biāo)發(fā)生器利用可編程邏輯器件的優(yōu)良性能，采用VHDL語言編程，并且在流行的FPGA芯片上實(shí)現(xiàn)，它能產(chǎn)生灰度階圖像、靜態(tài)目標(biāo)圖像和運(yùn)動(dòng)目標(biāo)圖像。在靜態(tài)目標(biāo)圖像和運(yùn)動(dòng)目標(biāo)圖像中，背景區(qū)域和目標(biāo)區(qū)域的對比度反差很大。輸出的圖像的像素采用12位灰度級(jí)表示，產(chǎn)生的圖像大小是2K×1K。1、設(shè)計(jì)原理在圖像信號(hào)的生成中，最重要的是時(shí)序關(guān)系，主要的信號(hào)有：像素時(shí)鐘、幀信號(hào)、行信號(hào)和數(shù)據(jù)信號(hào)。以6×6大小的圖像為例，它們和像素?cái)?shù)據(jù)構(gòu)成的時(shí)序關(guān)系如下。在圖1中，幀信號(hào)（frame）包括6個(gè)行（line）有效信號(hào)，同時(shí)行信號(hào)又包括6個(gè)有效的時(shí)鐘信號(hào)，這樣便可以生成簡單的6×6大小的圖像。利用這個(gè)原理，便可以生成2K×1K大小的圖像。2、硬件設(shè)計(jì)描述整個(gè)系統(tǒng)的結(jié)構(gòu)框圖如圖2所示。在圖2中，工作模式選擇用來決定系統(tǒng)是工作在灰度階圖像、靜態(tài)目標(biāo)圖像還是運(yùn)動(dòng)目標(biāo)圖像的模式；FPGA選用Xilinx公司的XC2S200，該芯片的最高工作頻率為200MHz，集成系統(tǒng)門為20萬門，5292個(gè)邏輯單元，用來產(chǎn)生所有的圖像數(shù)據(jù)信號(hào)；該圖像目標(biāo)發(fā)生器的接口選用兩種方式：LVDS接口和CameraLink接口，其中LVDS接口芯片是美國國家半導(dǎo)體公司的DS90C031，CameraLink接口芯片是該公司的DS90CR283。3、圖像數(shù)據(jù)的設(shè)計(jì)該設(shè)計(jì)采用模塊化設(shè)計(jì)方法，先用VHDL生成底層模塊：灰度階圖像產(chǎn)生模塊、靜態(tài)目標(biāo)圖像產(chǎn)生模塊和運(yùn)動(dòng)目標(biāo)圖像產(chǎn)生模塊等，然后利用原理圖輸入法將各底層模塊調(diào)入頂層中，構(gòu)成整個(gè)圖像目標(biāo)發(fā)生器，最后的圖像目標(biāo)發(fā)生器的頂層原理圖如圖3所示。圖像目標(biāo)發(fā)生器主要由以下幾個(gè)模塊組成：1）時(shí)鐘計(jì)數(shù)模塊該模塊是一個(gè)模2147計(jì)數(shù)器，在對時(shí)鐘計(jì)數(shù)的過程中計(jì)數(shù)器計(jì)到2047，就會(huì)產(chǎn)生一個(gè)低電平，表明產(chǎn)生一行圖像，低電平維持100個(gè)時(shí)鐘周期，即行消隱期是100個(gè)時(shí)鐘周期。2）行計(jì)數(shù)模塊行計(jì)數(shù)模塊是一個(gè)模1123計(jì)數(shù)器。對行信號(hào)計(jì)數(shù)的過程中，計(jì)到1023，輸出一個(gè)低電平，說明產(chǎn)生一幀完整的圖像，該低電平維持50個(gè)行周期，即場消隱期是50個(gè)行周期。3）灰度階圖像產(chǎn)生模塊當(dāng)m《3:0》=“0000”時(shí)，圖像目標(biāo)發(fā)生器工作在灰度階圖像輸出的模式下?；叶入A圖像即圖像像素的灰度值逐次加1，加至最大（212），再返回至0，然后逐次循環(huán)。4）靜態(tài)目標(biāo)圖像產(chǎn)生模塊當(dāng)m《3:0》=“0001”時(shí)，圖像目標(biāo)發(fā)生器工作在產(chǎn)生靜態(tài)目標(biāo)圖像模式下。靜態(tài)目標(biāo)圖像產(chǎn)生模塊的輸入主要是行計(jì)數(shù)器模塊和時(shí)鐘計(jì)數(shù)模塊的輸出，輸出主要是圖像灰度值數(shù)據(jù)。靜態(tài)目標(biāo)圖像采用時(shí)鐘計(jì)數(shù)模塊和行計(jì)數(shù)模塊產(chǎn)生的地址（行數(shù)和列數(shù)）來界定每一目標(biāo)的大小，每一個(gè)圖像目標(biāo)塊的大小是100×100，在該區(qū)域內(nèi)，圖像灰度值全為1，在該區(qū)域外為背景區(qū)域，圖像灰度值全為0。5）圖像幀數(shù)判斷模塊圖像幀數(shù)判斷模塊主要是依據(jù)本設(shè)計(jì)的要求設(shè)計(jì)的一個(gè)模11計(jì)數(shù)器，保證11幅圖像循環(huán)出現(xiàn)。圖像幀數(shù)判斷模塊的主要輸入信號(hào)是圖像的幀信號(hào)，幀信號(hào)是一幅完整圖像的標(biāo)志，當(dāng)檢測到幀信號(hào)的高電平跳變沿，說明開始一幀新的圖像數(shù)據(jù)。6）運(yùn)動(dòng)目標(biāo)圖像產(chǎn)生模塊運(yùn)動(dòng)目標(biāo)圖像產(chǎn)生模塊以圖像幀判斷模塊模塊、時(shí)鐘計(jì)數(shù)模塊、行計(jì)數(shù)模塊的輸出做為輸入，其中，時(shí)鐘計(jì)數(shù)模塊和行計(jì)數(shù)模塊的輸出產(chǎn)生列地址和行地址，圖像幀數(shù)判斷模塊的輸出可以保證11幀圖像循環(huán)出現(xiàn)，每一幀圖像的目標(biāo)區(qū)域都不相同，這樣便可以產(chǎn)生運(yùn)動(dòng)目標(biāo)圖像。在每一幀圖像中，由時(shí)鐘計(jì)數(shù)器和行計(jì)數(shù)器產(chǎn)生的地址來界定目標(biāo)區(qū)域的范圍，在該區(qū)域內(nèi)，像素灰度值全為1，為目標(biāo)區(qū)域，在該區(qū)域外，像素灰度值全為0，為背景區(qū)域。輸出是12位圖像灰度值數(shù)據(jù)。該模塊產(chǎn)生的目標(biāo)區(qū)域大小是100×50。最后，我們用原理圖輸入法將上述生成的模塊調(diào)入頂層原理圖編輯器中，最后完整的圖像目標(biāo)發(fā)生器如上面的圖3所示。結(jié)論將本圖像目標(biāo)發(fā)生器和CL160圖像采集卡相連，在上位機(jī)采集得到灰度階圖像、靜態(tài)圖像和第一、第三幀動(dòng)態(tài)圖像如圖4所示。基于FPGA的圖像目標(biāo)發(fā)生器具有結(jié)構(gòu)簡單，開發(fā)周期短，數(shù)據(jù)穩(wěn)定等優(yōu)點(diǎn)，能迅速投入實(shí)際應(yīng)用之中。該圖像發(fā)生器具有CCD相機(jī)常用的LVDS和CameraLink接口，能和很多常用的具有這兩種接口的圖像采集卡連接，具有很大的通用性，只需要修改部分時(shí)序就可以滿足其他的需要，具有很好的可移植性。在實(shí)際的圖像采集系統(tǒng)的評(píng)估中，利用該目標(biāo)發(fā)生器驗(yàn)證了圖像采