鎖存器Latch和觸發(fā)器flipflop的區(qū)別_第1頁
鎖存器Latch和觸發(fā)器flipflop的區(qū)別_第2頁
鎖存器Latch和觸發(fā)器flipflop的區(qū)別_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

鎖存器Latch和觸發(fā)器flipflop的區(qū)別1、鎖存器Latch和觸發(fā)器flipflop

鎖存器能依據輸入端把結果自行保持;觸發(fā)器是指由時鐘邊沿觸發(fā)的存儲器單元；

由敏感信號（電平，邊沿）掌握的鎖存器就是觸發(fā)器；

2、寫電路時，產生鎖存器的緣由

if語句中，沒有寫else，默認保持原值，產生鎖存器，可能不是想要的結果；

case語句中，沒有寫完整default項，也簡單產生鎖存器；

例子：

always@(aorb)

begin

if(a)q=b;

end

產生了鎖存器，如下

沒有鎖存器的狀況

always@(aorb)

begin

if(a)q=b;

elseq=0;

end

3、避開使用D鎖存器，盡量使用D觸發(fā)器

D鎖存器

moduletest_latch(y,a,b);

outputy;inputa;inputb;regy;

always@(aorb)begin

if(a==1’b1)

y=b;

endendmodule

D觸發(fā)器

moduletest_d(y,clk,a,b);

outputy;inputclk;inputa;inputb;regy;

always@(posedgeclk)begin

if(a==1'b1)

y=b;

endendmodule

從圖8可知，例10對應的電路是D觸發(fā)器。信號a被綜合成D觸發(fā)器的使能端，只有在時鐘上沿到來且a為高時，b信號的值才能傳遞給a；只要在時鐘上升沿期間信號b是穩(wěn)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論