數(shù)字電子技術(shù)課件

第1章緒論學(xué)習(xí)要點(diǎn)：數(shù)字信號(hào)與摸擬信號(hào)的概念二進(jìn)制、進(jìn)制間的相互轉(zhuǎn)換第1章數(shù)字電子技術(shù)基礎(chǔ)1.1概述1.2數(shù)制與編碼退出返回主目錄1.1概述1.1.1數(shù)字信號(hào)與數(shù)字電路1.1.2數(shù)字電路的分類(lèi)返回上一級(jí)1.1.3數(shù)字電路的優(yōu)點(diǎn)1.1.4脈沖波形的主要參數(shù)退出1.1.1數(shù)字信號(hào)與數(shù)字電路模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。uu模擬信號(hào)波形數(shù)字信號(hào)波形tt對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為模擬電路。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為數(shù)字電路。（2）按所用器件制作工藝的不同：數(shù)字電路可分為雙極型（TTL型）和單極型（MOS型）兩類(lèi)。（3）按照電路的結(jié)構(gòu)和工作原理的不同：數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩類(lèi)。組合邏輯電路沒(méi)有記憶功能，其輸出信號(hào)只與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而與電路以前的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路具有記憶功能，其輸出信號(hào)不僅和當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路以前的狀態(tài)有關(guān)。（1）按集成度分類(lèi)：數(shù)字電路可分為小規(guī)模（SSI，每片數(shù)十器件）、中規(guī)模（MSI，每片數(shù)百器件）、大規(guī)模（LSI，每片數(shù)千器件）和超大規(guī)模（VLSI，每片器件數(shù)目大于1萬(wàn)）數(shù)字集成電路。集成電路從應(yīng)用的角度又可分為通用型和專(zhuān)用型兩大類(lèi)型。1.1.2數(shù)字電路的分類(lèi)1.1.3數(shù)字電路的優(yōu)點(diǎn)（1）便于高度集成化。（2）工作可靠性高、抗干擾能力強(qiáng)。（3）數(shù)字信息便于長(zhǎng)期保存。（4）數(shù)字集成電路產(chǎn)品系列多、通用性強(qiáng)、成本低。（5）保密性好。1.1.4脈沖波形的主要參數(shù)1、脈沖幅度Um。2、脈沖上升時(shí)間tr。3、脈沖下降時(shí)間tf。4、脈沖寬度tw。5、脈沖周期T。6、脈沖頻率f。7、占空比q。本節(jié)小結(jié)

數(shù)字信號(hào)的數(shù)值相對(duì)于時(shí)間的變化過(guò)程是跳變的、間斷性的。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為數(shù)字電路。模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換后變成數(shù)字信號(hào)，即可用數(shù)字電路進(jìn)行傳輸、處理。1.2數(shù)制與編碼1.2.1數(shù)制1.2.2不同數(shù)制間的轉(zhuǎn)換1.2.3二進(jìn)制代碼退出返回上一級(jí)（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱(chēng)為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱(chēng)進(jìn)位制。1.2.1數(shù)制（2）基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。（3）位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。數(shù)碼為：0～9；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開(kāi)式：1、十進(jìn)制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱(chēng)為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱(chēng)權(quán)展開(kāi)式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－22、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0?0=0，0?1=0，1?0=0，1?1=1運(yùn)算規(guī)則各數(shù)位的權(quán)是２的冪二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來(lái)實(shí)現(xiàn)，且運(yùn)算規(guī)則簡(jiǎn)單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。數(shù)碼為：0～7；基數(shù)是8。運(yùn)算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(207.04)8＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八進(jìn)制4、十六進(jìn)制數(shù)碼為：0～9、A～F；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪結(jié)論①一般地，N進(jìn)制需要用到N個(gè)數(shù)碼，基數(shù)是N；運(yùn)算規(guī)律為逢N進(jìn)一。②如果一個(gè)N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)N則該數(shù)的權(quán)展開(kāi)式為：(M)N

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權(quán)展開(kāi)式很容易將一個(gè)N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。1.2.2不同數(shù)制間轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點(diǎn)開(kāi)始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。將N進(jìn)制數(shù)按權(quán)展開(kāi)，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。1、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。 =011111100.010110(374.26)82、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換111010100.0110000＝(1E8.6)16=101011110100.01110110(AF4.76)16

二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。3、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。整數(shù)部分采用基數(shù)連除法，小數(shù)部分采用基數(shù)連乘法。轉(zhuǎn)換后再合并。整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。

用一定位數(shù)的二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱(chēng)為編碼。

用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱(chēng)為代碼。1.2.3二進(jìn)制代碼

數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問(wèn)題。

二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來(lái)表示十進(jìn)制數(shù)中的0~9十個(gè)數(shù)碼。簡(jiǎn)稱(chēng)BCD碼。2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點(diǎn)是任何相鄰的兩個(gè)碼字，僅有一位代碼不同，其它位相同。

用四位自然二進(jìn)制碼中的前十個(gè)碼字來(lái)表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱(chēng)8421BCD碼。本節(jié)小結(jié)

日常生活中使用十進(jìn)制，但在計(jì)算機(jī)中基本上使用二進(jìn)制，有時(shí)也使用八進(jìn)制或十六進(jìn)制。利用權(quán)展開(kāi)式可將任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。將十進(jìn)制數(shù)轉(zhuǎn)換為其它進(jìn)制數(shù)時(shí)，整數(shù)部分采用基數(shù)除法，小數(shù)部分采用基數(shù)乘法。利用1位八進(jìn)制數(shù)由3位二進(jìn)制數(shù)構(gòu)成，1位十六進(jìn)制數(shù)由4位二進(jìn)制數(shù)構(gòu)成，可以實(shí)現(xiàn)二進(jìn)制數(shù)與八進(jìn)制數(shù)以及二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換。二進(jìn)制代碼不僅可以表示數(shù)值，而且可以表示符號(hào)及文字，使信息交換靈活方便。BCD碼是用4位二進(jìn)制代碼代表1位十進(jìn)制數(shù)的編碼，有多種BCD碼形式，最常用的是8421BCD碼。第2章邏輯代數(shù)基礎(chǔ)2.2邏輯函數(shù)及其表示法2.3邏輯代數(shù)的基本定律和規(guī)則2.4邏輯函數(shù)的公式法化簡(jiǎn)退出2.5邏輯函數(shù)的卡諾圖化簡(jiǎn)法2.1概述返回主目錄事物往往存在兩種對(duì)立的狀態(tài)，在邏輯代數(shù)中可以抽象地表示為0和1，稱(chēng)為邏輯0狀態(tài)和邏輯1狀態(tài)。邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運(yùn)算的代數(shù)，是分析和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具。在邏輯代數(shù)，只有０和１兩種邏輯值，有與、或、非三種基本邏輯運(yùn)算，還有與或、與非、與或非、異或幾種導(dǎo)出邏輯運(yùn)算。

邏輯代數(shù)中的變量稱(chēng)為邏輯變量，用大寫(xiě)字母表示。邏輯變量的取值只有兩種，即邏輯0和邏輯1，0和1稱(chēng)為邏輯常量，并不表示數(shù)量的大小，而是表示兩種對(duì)立的邏輯狀態(tài)。邏輯是指事物的因果關(guān)系，或者說(shuō)條件和結(jié)果的關(guān)系，這些因果關(guān)系可以用邏輯運(yùn)算來(lái)表示，也就是用邏輯代數(shù)來(lái)描述。2.1概述2.2.1基本邏輯函數(shù)及運(yùn)算1、與邏輯（與運(yùn)算）與邏輯的定義：僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿(mǎn)足時(shí)，事件（Y）才能發(fā)生。表達(dá)式為：開(kāi)關(guān)A，B串聯(lián)控制燈泡YＹ＝ＡＢＣ…2.2邏輯函數(shù)及其表示法兩個(gè)開(kāi)關(guān)必須同時(shí)接通，燈才亮。邏輯表達(dá)式為：Ｙ＝ＡＢA、B都斷開(kāi)，燈不亮。A斷開(kāi)、B接通，燈不亮。A接通、B斷開(kāi)，燈不亮。A、B都接通，燈亮。這種把所有可能的條件組合及其對(duì)應(yīng)結(jié)果一一列出來(lái)的表格叫做真值表。將開(kāi)關(guān)接通記作1，斷開(kāi)記作0；燈亮記作1，燈滅記作0。可以作出如下表格來(lái)描述與邏輯關(guān)系：功能表實(shí)現(xiàn)與邏輯的電路稱(chēng)為與門(mén)。與門(mén)的邏輯符號(hào)：Ｙ＝ＡＢ真值表邏輯符號(hào)2、或邏輯（或運(yùn)算）或邏輯的定義：當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，…)中，只要有一個(gè)或多個(gè)條件具備，事件（Y）就發(fā)生。表達(dá)式為：開(kāi)關(guān)A，B并聯(lián)控制燈泡YＹ＝Ａ＋Ｂ＋Ｃ＋…兩個(gè)開(kāi)關(guān)只要有一個(gè)接通，燈就會(huì)亮。邏輯表達(dá)式為：Ｙ＝Ａ+ＢA、B都斷開(kāi)，燈不亮。A斷開(kāi)、B接通，燈亮。A接通、B斷開(kāi)，燈亮。A、B都接通，燈亮。實(shí)現(xiàn)或邏輯的電路稱(chēng)為或門(mén)。或門(mén)的邏輯符號(hào)：Y=A+B真值表功能表邏輯符號(hào)3、非邏輯（非運(yùn)算）非邏輯指的是邏輯的否定。當(dāng)決定事件（Y）發(fā)生的條件（A）滿(mǎn)足時(shí)，事件不發(fā)生；條件不滿(mǎn)足，事件反而發(fā)生。表達(dá)式為：Ｙ＝Ａ開(kāi)關(guān)A控制燈泡Y實(shí)現(xiàn)非邏輯的電路稱(chēng)為非門(mén)。非門(mén)的邏輯符號(hào)：Y=AA斷開(kāi)，燈亮。A接通，燈滅。真值表功能表邏輯符號(hào)1、與非運(yùn)算：邏輯表達(dá)式為：2、或非運(yùn)算：邏輯表達(dá)式為：2.2.2幾種導(dǎo)出的邏輯運(yùn)算3、異或運(yùn)算：邏輯表達(dá)式為：4、與或非運(yùn)算：邏輯表達(dá)式為：5、同或運(yùn)算：邏輯表達(dá)式為：一、邏輯函數(shù)的建立：

2、邏輯函數(shù)：如果對(duì)應(yīng)于輸入邏輯變量A、B、C、…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱(chēng)Y是A、B、C、…的邏輯函數(shù)。記為

注意：與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且這里的0和1只表示兩種不同的狀態(tài)，沒(méi)有數(shù)量的含義。2.2.3邏輯函數(shù)及其表示法

1、邏輯表達(dá)式：由邏輯變量和與、或、非3種運(yùn)算符連接起來(lái)所構(gòu)成的式子。在邏輯表達(dá)式中，等式右邊的字母A、B、C、D等稱(chēng)為輸入邏輯變量，等式左邊的字母Y稱(chēng)為輸出邏輯變量，字母上面沒(méi)有非運(yùn)算符的叫做原變量，有非運(yùn)算符的叫做反變量。建立舉例：課本P16[例2.2.1]、[例2.2.2]二、邏輯函數(shù)的表示方法

1、真值表

2、邏輯函數(shù)式

3、邏輯圖通過(guò)真值表可以直接寫(xiě)出邏輯函數(shù)表達(dá)式。方法是將真值表中Y為1的輸入變量相與，取值為1用原變量表示，0用反變量表示，將這些與項(xiàng)相加，就得到邏輯表達(dá)式。這樣得到的邏輯函數(shù)表達(dá)式是標(biāo)準(zhǔn)與－或邏輯式。各種表示法之間可以相互轉(zhuǎn)換2.3邏輯代數(shù)的基本定律和規(guī)則2.3.1

邏輯代數(shù)的公式（1）常量之間的關(guān)系（2）基本公式分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：2.3.2

邏輯代數(shù)的基本定律與普通代數(shù)相似(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BC等冪率AA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BC0-1率A+1=1證明分配率：A+BA=(A+B)(A+C)證明：分配率A+BC=(A+B)(A+C)互補(bǔ)率A+A=10-1率A·1=1互補(bǔ)率A+A=1分配率A(B+C)=AB+AC0-1率A+1=1例如，已知等式，用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，等式仍然成立，即有：2.3.3邏輯代數(shù)的三個(gè)重要規(guī)則（1）代入規(guī)則：任何一個(gè)含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個(gè)邏輯函數(shù)代替，則等式仍然成立。這個(gè)規(guī)則稱(chēng)為代入規(guī)則。（2）反演規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱(chēng)補(bǔ)函數(shù)）。這個(gè)規(guī)則稱(chēng)為反演規(guī)則。例如：（3）對(duì)偶規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個(gè)新的函數(shù)表達(dá)式Y(jié)＇，Y＇稱(chēng)為函Y的對(duì)偶函數(shù)。這個(gè)規(guī)則稱(chēng)為對(duì)偶規(guī)則。例如：對(duì)偶規(guī)則的意義在于：如果兩個(gè)函數(shù)相等，則它們的對(duì)偶函數(shù)也相等。利用對(duì)偶規(guī)則,可以使要證明及要記憶的公式數(shù)目減少一半。例如：

注意：在運(yùn)用反演規(guī)則和對(duì)偶規(guī)則時(shí)，必須按照邏輯運(yùn)算的優(yōu)先順序進(jìn)行：先算括號(hào)，接著與運(yùn)算，然后或運(yùn)算，最后非運(yùn)算，否則容易出錯(cuò)。本節(jié)小結(jié)

邏輯代數(shù)是分析和設(shè)計(jì)數(shù)字電路的重要工具。利用邏輯代數(shù)，可以把實(shí)際邏輯問(wèn)題抽象為邏輯函數(shù)來(lái)描述，并且可以用邏輯運(yùn)算的方法，解決邏輯電路的分析和設(shè)計(jì)問(wèn)題。與、或、非是3種基本邏輯關(guān)系，也是3種基本邏輯運(yùn)算。與非、或非、與或非、異或則是由與、或、非3種基本邏輯運(yùn)算復(fù)合而成的4種常用邏輯運(yùn)算。邏輯代數(shù)的公式和定理是推演、變換及化簡(jiǎn)邏輯函數(shù)的依據(jù)。2.4.1化簡(jiǎn)的意義與標(biāo)準(zhǔn)2.4.2邏輯函數(shù)的公式化簡(jiǎn)法退出2.4.3代數(shù)化簡(jiǎn)法舉例

2.4邏輯函數(shù)的公式化簡(jiǎn)法一、邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越簡(jiǎn)單，電路工作越穩(wěn)定可靠。2.4.1化簡(jiǎn)的意義與標(biāo)準(zhǔn)二、邏輯函數(shù)式的幾種常見(jiàn)形式和變換。一個(gè)邏輯函數(shù)的表達(dá)式可以有以下5種表示形式。（1）乘積項(xiàng)個(gè)數(shù)最少；（2）每個(gè)乘積項(xiàng)中的變量個(gè)數(shù)也最少。利用邏輯代數(shù)的基本定律，可以實(shí)現(xiàn)上術(shù)五種邏輯函數(shù)式之間的變換。三、邏輯函數(shù)的最簡(jiǎn)與—或式最簡(jiǎn)與或表達(dá)式2.4.2邏輯函數(shù)的代數(shù)化簡(jiǎn)法1、并項(xiàng)法邏輯函數(shù)的公式化簡(jiǎn)法就是運(yùn)用邏輯代數(shù)的基本公式、定理和規(guī)則來(lái)化簡(jiǎn)邏輯函數(shù)。利用公式Ａ＋Ａ＝1，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。

若兩個(gè)乘積項(xiàng)中分別包含同一個(gè)因子的原變量和反變量，而其他因子都相同時(shí)，則這兩項(xiàng)可以合并成一項(xiàng)，并消去互為反變量的因子。運(yùn)用摩根定律運(yùn)用分配律運(yùn)用分配律2、吸收法如果乘積項(xiàng)是另外一個(gè)乘積項(xiàng)的因子，則這另外一個(gè)乘積項(xiàng)是多余的。運(yùn)用摩根定律（１）利用公式Ａ＋ＡＢ＝Ａ，消去多余的項(xiàng)。（２）利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。

如果一個(gè)乘積項(xiàng)的反是另一個(gè)乘積項(xiàng)的因子，則這個(gè)因子是多余的。３、配項(xiàng)法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)行化簡(jiǎn)。（２）利用公式Ａ＋Ａ＝Ａ，為某項(xiàng)配上其所能合并的項(xiàng)。４、消去冗余項(xiàng)法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，將冗余項(xiàng)ＢＣ消去。例：化簡(jiǎn)函數(shù)解：①先求出Y的對(duì)偶函數(shù)Y＇，并對(duì)其進(jìn)行化簡(jiǎn)。②求Y＇的對(duì)偶函數(shù)，便得Ｙ的最簡(jiǎn)或與表達(dá)式。2.4.3代數(shù)化簡(jiǎn)法舉例課本P25--26[例

2.4.1][例

2.4.2]2.5邏輯函數(shù)的卡諾圖化簡(jiǎn)法2.5.1最小項(xiàng)與卡諾圖2.5.2用卡諾圖表示邏輯函數(shù)2.5.3用卡諾圖化簡(jiǎn)邏輯函數(shù)2.5.4具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)退出2.5.1最小項(xiàng)與卡諾圖一、邏輯函數(shù)的最小項(xiàng)二、卡諾圖1、邏輯函數(shù)的最小項(xiàng)及其性質(zhì)（1）最小項(xiàng)：如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱(chēng)為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，通常稱(chēng)為最小項(xiàng)。

3個(gè)變量A、B、C可組成8個(gè)最小項(xiàng)：（2）最小項(xiàng)的表示方法：通常用符號(hào)mi來(lái)表示最小項(xiàng)。下標(biāo)i的確定：把最小項(xiàng)中的原變量記為1，反變量記為0，當(dāng)變量順序確定后，可以按順序排列成一個(gè)二進(jìn)制數(shù)，則與這個(gè)二進(jìn)制數(shù)相對(duì)應(yīng)的十進(jìn)制數(shù)，就是這個(gè)最小項(xiàng)的下標(biāo)i。

3個(gè)變量A、B、C的8個(gè)最小項(xiàng)可以分別表示為：一、邏輯函數(shù)的最小項(xiàng)（3）最小項(xiàng)的性質(zhì)：①任意一個(gè)最小項(xiàng)，只有一組變量取值使其值為1。③全部最小項(xiàng)的和必為1。ABCABC②任意兩個(gè)不同的最小項(xiàng)的乘積必為0。2、邏輯函數(shù)的最小項(xiàng)表達(dá)式任何一個(gè)邏輯函數(shù)都可以表示成唯一的一組最小項(xiàng)之和，稱(chēng)為標(biāo)準(zhǔn)與或表達(dá)式，也稱(chēng)為最小項(xiàng)表達(dá)式對(duì)于不是最小項(xiàng)表達(dá)式的與或表達(dá)式，可利用公式A＋A＝1和A(B+C)＝AB＋BC來(lái)配項(xiàng)展開(kāi)成最小項(xiàng)表達(dá)式。如果列出了函數(shù)的真值表，則只要將函數(shù)值為1的那些最小項(xiàng)相加，便是函數(shù)的最小項(xiàng)表達(dá)式。m1＝ABCm5＝ABCm3＝ABCm1＝ABC將真值表中函數(shù)值為0的那些最小項(xiàng)相加，便可得到反函數(shù)的最小項(xiàng)表達(dá)式。二、卡諾圖卡諾圖的構(gòu)成邏輯函數(shù)的圖形化簡(jiǎn)法是將邏輯函數(shù)用卡諾圖來(lái)表示，利用卡諾圖來(lái)化簡(jiǎn)邏輯函數(shù)。將邏輯函數(shù)真值表中的最小項(xiàng)重新排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按照格雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖?？ㄖZ圖的特點(diǎn)是任意兩個(gè)相鄰的最小項(xiàng)在圖中也是相鄰的。（相鄰項(xiàng)是指兩個(gè)最小項(xiàng)只有一個(gè)因子互為反變量，其余因子均相同，又稱(chēng)為邏輯相鄰項(xiàng)）。每個(gè)2變量的最小項(xiàng)有兩個(gè)最小項(xiàng)與它相鄰每個(gè)3變量的最小項(xiàng)有3個(gè)最小項(xiàng)與它相鄰每個(gè)4變量的最小項(xiàng)有4個(gè)最小項(xiàng)與它相鄰最左列的最小項(xiàng)與最右列的相應(yīng)最小項(xiàng)也是相鄰的最上面一行的最小項(xiàng)與最下面一行的相應(yīng)最小項(xiàng)也是相鄰的兩個(gè)相鄰最小項(xiàng)可以合并消去一個(gè)變量邏輯函數(shù)化簡(jiǎn)的實(shí)質(zhì)就是相鄰最小項(xiàng)的合并（1）邏輯函數(shù)是以真值表或者以最小項(xiàng)表達(dá)式給出：在卡諾圖上那些與給定邏輯函數(shù)的最小項(xiàng)相對(duì)應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0。m1m3m4m6m7m11m14m152.5.2用卡諾圖表示邏輯函數(shù)（2）邏輯函數(shù)以一般的邏輯表達(dá)式給出：先將函數(shù)變換為與或表達(dá)式（不必變換為最小項(xiàng)之和的形式），然后在卡諾圖上與每一個(gè)乘積項(xiàng)所包含的那些最小項(xiàng)（該乘積項(xiàng)就是這些最小項(xiàng)的公因子）相對(duì)應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0。變換為與或表達(dá)式ＡＤ的公因子ＢＣ的公因子說(shuō)明：如果求得了函數(shù)Ｙ的反函數(shù)Ｙ，則對(duì)Ｙ中所包含的各個(gè)最小項(xiàng)，在卡諾圖相應(yīng)方格內(nèi)填入0，其余方格內(nèi)填入1。1、卡諾圖的性質(zhì)（1）任何兩個(gè)（21個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去一個(gè)變量（消去互為反變量的因子，保留公因子）。2.5.3用卡諾圖化簡(jiǎn)邏輯函數(shù)（2）任何4個(gè)（22個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去2個(gè)變量。ＢＤＢＤＢＤBD（3）任何8個(gè)（23個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去3個(gè)變量。BD

小結(jié)：相鄰最小項(xiàng)的數(shù)目必須為個(gè)才能合并為一項(xiàng)，并消去個(gè)變量。包含的最小項(xiàng)數(shù)目越多，即由這些最小項(xiàng)所形成的圈越大，消去的變量也就越多，從而所得到的邏輯表達(dá)式就越簡(jiǎn)單。這就是利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理。2nn2、圖形法化簡(jiǎn)的基本步驟邏輯表達(dá)式或真值表卡諾圖11合并最小項(xiàng)①圈越大越好，但每個(gè)圈中標(biāo)１的方格數(shù)目必須為個(gè)。②同一個(gè)方格可同時(shí)畫(huà)在幾個(gè)圈內(nèi)，但每個(gè)圈都要有新的方格，否則它就是多余的。③不能漏掉任何一個(gè)標(biāo)１的方格。最簡(jiǎn)與或表達(dá)式ＢＤＣＤＡＣＤ冗余項(xiàng)2233將代表每個(gè)圈的乘積項(xiàng)相加兩點(diǎn)說(shuō)明：①在有些情況下，最小項(xiàng)的圈法不只一種，得到的各個(gè)乘積項(xiàng)組成的與或表達(dá)式各不相同，哪個(gè)是最簡(jiǎn)的，要經(jīng)過(guò)比較、檢查才能確定。不是最簡(jiǎn)最簡(jiǎn)②在有些情況下，不同圈法得到的與或表達(dá)式都是最簡(jiǎn)形式。即一個(gè)函數(shù)的最簡(jiǎn)與或表達(dá)式不是唯一的。2.5.4具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)隨意項(xiàng)：函數(shù)可以隨意取值（可以為0，也可以為1）或不會(huì)出現(xiàn)的變量取值所對(duì)應(yīng)的最小項(xiàng)稱(chēng)為隨意項(xiàng)，也叫做約束項(xiàng)或無(wú)關(guān)項(xiàng)。1、含隨意項(xiàng)的邏輯函數(shù)例如：判斷一位十進(jìn)制數(shù)是否為偶數(shù)。不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)不會(huì)出現(xiàn)

說(shuō)明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD輸入變量A，B，C，D取值為0000～1001時(shí)，邏輯函數(shù)Y有確定的值，根據(jù)題意，偶數(shù)時(shí)為1，奇數(shù)時(shí)為0。

A，B，C，D取值為1010～1111的情況不會(huì)出現(xiàn)或不允許出現(xiàn)，對(duì)應(yīng)的最小項(xiàng)屬于隨意項(xiàng)。用符號(hào)“φ”、“×”或“d”表示。隨意項(xiàng)之和構(gòu)成的邏輯表達(dá)式叫做隨意條件或約束條件，用一個(gè)值恒為0的條件等式表示。含有隨意條件的邏輯函數(shù)可以表示成如下形式：2、含隨意項(xiàng)的邏輯函數(shù)的化簡(jiǎn)在邏輯函數(shù)的化簡(jiǎn)中，充分利用隨意項(xiàng)可以得到更加簡(jiǎn)單的邏輯表達(dá)式，因而其相應(yīng)的邏輯電路也更簡(jiǎn)單。在化簡(jiǎn)過(guò)程中，隨意項(xiàng)的取值可視具體情況取0或取1。具體地講，如果隨意項(xiàng)對(duì)化簡(jiǎn)有利，則取1；如果隨意項(xiàng)對(duì)化簡(jiǎn)不利，則取0。不利用隨意項(xiàng)的化簡(jiǎn)結(jié)果為：利用隨意項(xiàng)的化簡(jiǎn)結(jié)果為：本節(jié)小結(jié)

邏輯函數(shù)的化簡(jiǎn)有公式法和圖形法等。公式法是利用邏輯代數(shù)的公式、定理和規(guī)則來(lái)對(duì)邏輯函數(shù)化簡(jiǎn)，這種方法適用于各種復(fù)雜的邏輯函數(shù)，但需要熟練地運(yùn)用公式和定理，且具有一定的運(yùn)算技巧。圖形法就是利用函數(shù)的卡諾圖來(lái)對(duì)邏輯函數(shù)化簡(jiǎn)，這種方法簡(jiǎn)單直觀，容易掌握，但變量太多時(shí)卡諾圖太復(fù)雜，圖形法已不適用。在對(duì)邏輯函數(shù)化簡(jiǎn)時(shí)，充分利用隨意項(xiàng)可以得到十分簡(jiǎn)單的結(jié)果。第三章邏輯門(mén)電路3.1概述3.2分立元件門(mén)電路3.3TTL集成門(mén)電路3.4CMOS集成門(mén)電路*3.6邏輯符號(hào)的等效變換3.5集成邏輯門(mén)電路的應(yīng)用退出返回主目錄獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來(lái)表示。邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱(chēng)門(mén)電路?；竞统Ｓ瞄T(mén)電路有與門(mén)、或門(mén)、非門(mén)（反相器）、與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。3.1概述3.2分立元件門(mén)電路一、二極管的開(kāi)關(guān)特性二極管符號(hào)：正極負(fù)極+

uD

－Ui<0.5V時(shí)，二極管截止，iD=0。Ui>0.5V時(shí)，二極管導(dǎo)通。uououi＝0V時(shí)，二極管截止，如同開(kāi)關(guān)斷開(kāi)，uo＝0V。ui＝5V時(shí)，二極管導(dǎo)通，如同0.7V的電壓源，uo＝4.3V。二極管的反向恢復(fù)時(shí)間限制了二極管的開(kāi)關(guān)速度。二、三極管的開(kāi)關(guān)特性＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)②ui=0.3V時(shí)，因?yàn)閡BE<0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：①u(mài)i=1V時(shí)，三極管導(dǎo)通，基極電流：因?yàn)?<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：三極管臨界飽和時(shí)的基極電流：uo=uCE=UCC-iCRc=5-1.5×1=3.5Vuo=VCC=5V③ui＝3V時(shí)，三極管導(dǎo)通，基極電流：而因?yàn)閕B>IBS，三極管工作在飽和狀態(tài)。輸出電壓：uo＝UCES＝0.3V三*、場(chǎng)效應(yīng)管的開(kāi)關(guān)特性工作原理電路轉(zhuǎn)移特性曲線(xiàn)輸出特性曲線(xiàn)uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)ui<UTuo=+VDD導(dǎo)通狀態(tài)ui>UTuo≈0四、分立元件門(mén)電路1、二極管與門(mén)Y=AB2、二極管或門(mén)Y=A+B3、三極管非門(mén)①u(mài)A＝0V時(shí)，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時(shí)，三極管導(dǎo)通?；鶚O電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時(shí)的基極電流為：①當(dāng)uA＝0V時(shí)，由于uGS＝uA＝0V，小于開(kāi)啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。②當(dāng)uA＝10V時(shí)，由于uGS＝uA＝10V，大于開(kāi)啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。3.3TTL集成門(mén)電路1、TTL與非門(mén)①輸入信號(hào)不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②輸入信號(hào)全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。74LS00內(nèi)含4個(gè)2輸入與非門(mén)，74LS20內(nèi)含2個(gè)4輸入與非門(mén)。2、TTL非門(mén)、或非門(mén)、與或非門(mén)、與門(mén)、或門(mén)及異或門(mén)①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。TTL非門(mén)①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過(guò)T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。TTL或非門(mén)①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。TTL與或非門(mén)與門(mén)Y=AB=AB或門(mén)Y=A+B=A+B異或門(mén)3、OC門(mén)及TSL門(mén)問(wèn)題的提出：為解決一般TTL與非門(mén)不能線(xiàn)與而設(shè)計(jì)的。①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。外接電阻R的取值范圍為：OC門(mén)TSL門(mén)①E＝0時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開(kāi)路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時(shí)，二極管D截止，TSL門(mén)的輸出狀態(tài)完全取決于輸入信號(hào)A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時(shí)Y＝1，為高電平；A＝1時(shí)Y＝0，為低電平。TSL門(mén)的應(yīng)用：①作多路開(kāi)關(guān)：E=0時(shí)，門(mén)G1使能，G2禁止，Y=A；E=1時(shí)，門(mén)G2使能，G1禁止，Y=B。②信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B。③構(gòu)成數(shù)據(jù)總線(xiàn)：讓各門(mén)的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門(mén)處于工作狀態(tài)，而其余TSL門(mén)均處于高阻狀態(tài)，這樣總線(xiàn)就會(huì)輪流接受各TSL門(mén)的輸出。4、TTL系列集成電路及主要參數(shù)TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門(mén)電路都屬于74系列，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL與非門(mén)主要參數(shù)（1）輸出高電平UOH：TTL與非門(mén)的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOH≥2.4V，標(biāo)準(zhǔn)高電平USH＝2.4V。（2）高電平輸出電流IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。（3）輸出低電平UOL：TTL與非門(mén)的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOL≤0.4V，標(biāo)準(zhǔn)低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）扇出系數(shù)NO：指一個(gè)門(mén)電路能帶同類(lèi)門(mén)的最大數(shù)目，它表示門(mén)電路的帶負(fù)載能力。一般TTL門(mén)電路NO≥8，功率驅(qū)動(dòng)門(mén)的NO可達(dá)25。（6）最大工作頻率fmax：超過(guò)此頻率電路就不能正常工作。（7）輸入開(kāi)門(mén)電平UON：是在額定負(fù)載下使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門(mén)開(kāi)通的最小輸入電平。一般TTL門(mén)電路的UON≈1.8V。（8）輸入關(guān)門(mén)電平UOFF：使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門(mén)關(guān)斷所需的最大輸入電平。一般TTL門(mén)電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。（10）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。（11）平均傳輸時(shí)間tpd：信號(hào)通過(guò)與非門(mén)時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過(guò)多級(jí)傳輸后造成的時(shí)間延遲，會(huì)影響電路的邏輯功能。（12）空載功耗：與非門(mén)空載時(shí)電源總電流ICC與電源電壓VCC的乘積。3.4CMOS集成門(mén)電路1、CMOS非門(mén)（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。2、CMOS與非門(mén)、或非門(mén)、與門(mén)、或門(mén)、與或非門(mén)和異或門(mén)CMOS與非門(mén)①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。CMOS或非門(mén)①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。與門(mén)Y=AB=AB或門(mén)Y=A+B=A+BCMOS與或非門(mén)CMOS異或門(mén)3、CMOSOD門(mén)、TSL門(mén)及傳輸門(mén)CMOSOD門(mén)CMOSTSL門(mén)①E=1時(shí)，TP2、TN2均截止，Y與地和電源都斷開(kāi)了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器?？梢?jiàn)電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門(mén)。CMOS傳輸門(mén)①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時(shí)，TN和TP都不具備開(kāi)啟條件而截止，輸入和輸出之間相當(dāng)于開(kāi)關(guān)斷開(kāi)一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時(shí)，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開(kāi)關(guān)接通一樣，uo＝ui。4、CMOS數(shù)字電路的特點(diǎn)及使用時(shí)的注意事項(xiàng)（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門(mén)電路的功耗只有幾個(gè)μW，中規(guī)模集成電路的功耗也不會(huì)超過(guò)100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS數(shù)字電路的特點(diǎn)使用集成電路時(shí)的注意事項(xiàng)（1）對(duì)于各種集成電路，使用時(shí)一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來(lái)使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級(jí)器件的輸出電平及電流滿(mǎn)足后級(jí)器件對(duì)輸入電平及電流的要求，并不得對(duì)器件造成損害。3.5集成邏輯門(mén)電路的應(yīng)用3.5.1各系列集成邏輯門(mén)電路的主要性能比較

在數(shù)字系統(tǒng)中，經(jīng)常會(huì)遇到TTL電路和CMOS電路相互連接的問(wèn)題，這就要求驅(qū)動(dòng)電路能為負(fù)載提供符合要求的高電平、低電平和驅(qū)動(dòng)電流，故熟悉各系列電路的主要參數(shù)是十分必要的。

參閱教材P77：表3.5.1TTL和CMOS電路各系列重要參數(shù)的比較。*3.5.2TTL電路和CMOS電路的接口

本節(jié)為參考內(nèi)容。*3.5.3TTL電路和CMOS電路的外接負(fù)載。

本節(jié)為參考內(nèi)容。3.5.4集成邏輯門(mén)電路的應(yīng)用。舉例：一、用與非門(mén)構(gòu)成與門(mén)、或門(mén)和非門(mén)二、用或非門(mén)構(gòu)成與門(mén)、或門(mén)和非門(mén)三、實(shí)例：［例3.5.1］(P80)

①利用半導(dǎo)體器件的開(kāi)關(guān)特性，可以構(gòu)成與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等各種邏輯門(mén)電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性?xún)煞矫娑紕e具特色的三態(tài)門(mén)、OC門(mén)、OD門(mén)和傳輸門(mén)。②隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代。③TTL電路的優(yōu)點(diǎn)是開(kāi)關(guān)速度較高，抗干擾能力較強(qiáng)，帶負(fù)載的能力也比較強(qiáng)，缺點(diǎn)是功耗較大。④CMOS電路具有制造工藝簡(jiǎn)單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)，CMOS電路的工作速度已有了大幅度的提高。本章小結(jié)第4章集成觸發(fā)器學(xué)習(xí)要點(diǎn)：基本RS觸發(fā)器的工作原理各種同步觸發(fā)器的基本電路結(jié)構(gòu)、功能集成觸發(fā)器的邏輯功能及使用4.1概述4.2觸發(fā)器的基本形式退出4.3邊沿觸發(fā)器4.5觸發(fā)器應(yīng)用舉例第4章集成觸發(fā)器4.4主從觸發(fā)器返回主目錄觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本邏輯部件。

它有兩個(gè)穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；

在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)；

當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。所以，觸發(fā)器可以記憶1位二值信號(hào)。根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器；按照結(jié)構(gòu)形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。4.1概述4.2觸發(fā)器的基本形式電路組成和邏輯符號(hào)信號(hào)輸入端，低電平有效。信號(hào)輸出端，Q=0、Q=1的狀態(tài)稱(chēng)0狀態(tài)，Q=1、Q=0的狀態(tài)稱(chēng)1狀態(tài)，4.2.1基本RS觸發(fā)器工作原理RSQ10011

00①R=0、S=1時(shí)：由于R=0，不論原來(lái)Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱(chēng)將觸發(fā)器置0或復(fù)位。R端稱(chēng)為觸發(fā)器的置0端或復(fù)位端。0110RSQ100②R=1、S=0時(shí)：由于S=0，不論原來(lái)Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱(chēng)將觸發(fā)器置1或置位。S端稱(chēng)為觸發(fā)器的置1端或置位端。0

111110③R=1、S=1時(shí)：根據(jù)與非門(mén)的邏輯功能不難推知，觸發(fā)器保持原有狀態(tài)不變，即原來(lái)的狀態(tài)被觸發(fā)器存儲(chǔ)起來(lái)，這體現(xiàn)了觸發(fā)器具有記憶能力。RSQ1000111

1不變100011RSQ10001111不變0

0不定？④R=0、S=0時(shí)：Q=Q=1，不符合觸發(fā)器的邏輯關(guān)系。并且由于與非門(mén)延遲時(shí)間不可能完全相等，在兩輸入端的0同時(shí)撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現(xiàn)這種情況，這就是基本RS觸發(fā)器的約束條件。特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號(hào)之前的狀態(tài)，也就是觸發(fā)器原來(lái)的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號(hào)之后所處的新的穩(wěn)定狀態(tài)。次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關(guān)系式狀態(tài)圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱(chēng)為狀態(tài)圖01×1/1×/10/01/①當(dāng)觸發(fā)器處在0狀態(tài)，即Qn=0時(shí)，若輸入信號(hào)＝01或11，觸發(fā)器仍為0狀態(tài)；RS②當(dāng)觸發(fā)器處在1狀態(tài)，即Qn=1時(shí)，若輸入信號(hào)＝10或11，觸發(fā)器仍為1狀態(tài)；RSRS若＝10，觸發(fā)器就會(huì)翻轉(zhuǎn)成為1狀態(tài)。RS若＝01，觸發(fā)器就會(huì)翻轉(zhuǎn)成為0狀態(tài)。波形圖反映觸發(fā)器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的圖形稱(chēng)為波形圖RSQQ置1置0置1置1置1保持不允許基本RS觸發(fā)器的特點(diǎn)（1）觸發(fā)器的次態(tài)不僅與輸入信號(hào)狀態(tài)有關(guān)，而且與觸發(fā)器的現(xiàn)態(tài)有關(guān)。（2）電路具有兩個(gè)穩(wěn)定狀態(tài)，在無(wú)外來(lái)觸發(fā)信號(hào)作用時(shí)，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號(hào)有效時(shí)，電路可以觸發(fā)翻轉(zhuǎn)，實(shí)現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個(gè)輸出端的狀態(tài)和必須是互補(bǔ)關(guān)系，即有約束條件。在數(shù)字電路中，凡根據(jù)輸入信號(hào)R、S情況的不同，具有置0、置1和保持功能的電路，都稱(chēng)為RS觸發(fā)器。集成基本RS觸發(fā)器EN＝1時(shí)工作EN＝0時(shí)禁止1S3S4.2.2同步觸發(fā)器RSCP＝0時(shí)，R=S=1，觸發(fā)器保持原來(lái)狀態(tài)不變。CP＝1時(shí)，工作情況與基本RS觸發(fā)器相同。一、同步RS觸發(fā)器特性表特性方程CP=1期間有效主要特點(diǎn)波形圖（1）時(shí)鐘電平控制。在CP＝1期間接收輸入信號(hào)，CP＝0時(shí)狀態(tài)保持不變，與基本RS觸發(fā)器相比，對(duì)觸發(fā)器狀態(tài)的轉(zhuǎn)變?cè)黾恿藭r(shí)間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時(shí)為1的情況，否則會(huì)使觸發(fā)器處于不確定的狀態(tài)。不變不變不變不變不變不變置1置0置1置0不變CP=1期間有效將S=D、R=D代入同步RS觸發(fā)器的特性方程，得同步D觸發(fā)器的特性方程：二、同步D觸發(fā)器（D鎖存器）狀態(tài)圖波形圖在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)D情況的不同，具有置0、置1功能的電路，都稱(chēng)為D觸發(fā)器。集成同步D觸發(fā)器CP1、2CP3、4POL＝1時(shí)，CP＝1有效，鎖存的內(nèi)容是CP下降沿時(shí)刻D的值；POL＝0時(shí)，CP＝0有效，鎖存的內(nèi)容是CP上升沿時(shí)刻D的值。CP=1期間有效將S=JQn、R=KQn代入同步RS觸發(fā)器的特性方程，得同步JK觸發(fā)器的特性方程：三、同步JK觸發(fā)器特性表JK=00時(shí)不變JK=01時(shí)置0JK=10時(shí)置1JK=11時(shí)翻轉(zhuǎn)狀態(tài)圖波形圖在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)J、K情況的不同，具有置0、置1、保持和翻轉(zhuǎn)功能的電路，都稱(chēng)為JK觸發(fā)器?？辗ㄐ螆D四、同步JK觸發(fā)器空翻

空翻現(xiàn)象：就是在CP=1期間，觸發(fā)器的輸出狀態(tài)翻轉(zhuǎn)兩次或兩次以上的現(xiàn)象。如下圖所示，第一個(gè)CP=1期間Q狀態(tài)變化的情況。4.3.1TTL邊沿JK觸發(fā)器CP下降沿時(shí)刻有效4.3邊沿觸發(fā)器（a）邏輯電路(b）邏輯符號(hào)邊沿JK觸發(fā)器的邏輯符號(hào)邊沿JK觸發(fā)器的特點(diǎn)①邊沿觸發(fā)，即CP邊沿到來(lái)時(shí)，狀態(tài)發(fā)生翻轉(zhuǎn)。無(wú)同步觸發(fā)器的空翻現(xiàn)象。②功能與同步JK觸發(fā)器相同。使用方便靈活。③抗干擾能力極強(qiáng)，工作速度很高。集成邊沿JK觸發(fā)器①74LS112為CP下降沿觸發(fā)。②CC4027為CP上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。注意4.3.2維持阻塞D觸發(fā)器（a）邏輯電路（b）邏輯符號(hào)上升沿時(shí)刻有效邏輯符號(hào)維持阻塞D觸發(fā)器特點(diǎn)①下降沿觸發(fā)，即CP下降沿到來(lái)時(shí)，狀態(tài)發(fā)生翻轉(zhuǎn)。無(wú)同步觸發(fā)器的空翻現(xiàn)象。②功能與同步D觸發(fā)器相同。使用方便靈活。③抗干擾能力極強(qiáng)，工作速度很高。集成邊沿D觸發(fā)器注意：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發(fā)4.3.3CMOS邊沿觸發(fā)器CMOS觸發(fā)器與TTL觸發(fā)器一樣，種類(lèi)繁多。常用的集成觸發(fā)器有74HC74（D觸發(fā)器）和CC4027（JK觸發(fā)）。CC4027管腳排列圖如下。CMOS觸發(fā)器管腳排列圖附：不同類(lèi)型觸發(fā)器之間的轉(zhuǎn)換轉(zhuǎn)換步驟：（1）寫(xiě)出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個(gè)方程相等的原則求出轉(zhuǎn)換邏輯。（4）根據(jù)轉(zhuǎn)換邏輯畫(huà)出邏輯電路圖。轉(zhuǎn)換方法：利用令已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉(zhuǎn)換邏輯。JK觸發(fā)器→T觸發(fā)器在數(shù)字電路中，凡在CP時(shí)鐘脈沖控制下，根據(jù)輸入信號(hào)T取值的不同，具有保持和翻轉(zhuǎn)功能的電路，即當(dāng)T＝0時(shí)能保持狀態(tài)不變，T＝1時(shí)一定翻轉(zhuǎn)的電路，都稱(chēng)為T(mén)觸發(fā)器。特性表邏輯符號(hào)1、將JK觸發(fā)器轉(zhuǎn)換為T(mén)和T＇觸發(fā)器T觸發(fā)器特性方程：與JK觸發(fā)器的特性方程比較，得：電路圖狀態(tài)圖時(shí)序圖JK觸發(fā)器→T＇觸發(fā)器在數(shù)字電路中，凡每來(lái)一個(gè)時(shí)鐘脈沖就翻轉(zhuǎn)一次的電路，都稱(chēng)為T(mén)＇觸發(fā)器。特性表邏輯符號(hào)T＇觸發(fā)器特性方程：與JK觸發(fā)器的特性方程比較，得：電路圖變換T＇觸發(fā)器的特性方程：狀態(tài)圖時(shí)序圖D觸發(fā)器→T觸發(fā)器2、將D觸發(fā)器轉(zhuǎn)換為T(mén)和T＇觸發(fā)器D觸發(fā)器→T＇觸發(fā)器4.4主從觸發(fā)器4.4.1主從RS觸發(fā)器工作原理（1）接收輸入信號(hào)過(guò)程CP=1期間：主觸發(fā)器控制門(mén)G7、G8打開(kāi)，接收輸入信號(hào)R、S，有：

從觸發(fā)器控制門(mén)G3、G4封鎖，其狀態(tài)保持不變。1001（2）輸出信號(hào)過(guò)程CP下降沿到來(lái)時(shí)，主觸發(fā)器控制門(mén)G7、G8封鎖，在CP=1期間接收的內(nèi)容被存儲(chǔ)起來(lái)。同時(shí)，從觸發(fā)器控制門(mén)G3、G4被打開(kāi)，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、Q的值當(dāng)然不可能改變。CP下降沿到來(lái)時(shí)有效特性方程邏輯符號(hào)電路特點(diǎn)主從RS觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號(hào)直接控制的問(wèn)題，具有CP＝1期間接收輸入信號(hào)，CP下降沿到來(lái)時(shí)觸發(fā)翻轉(zhuǎn)的特點(diǎn)。但其仍然存在著約束問(wèn)題，即在CP＝1期間，輸入信號(hào)R和S不能同時(shí)為1。4.4.2主從JK觸發(fā)器代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程：將主從JK觸發(fā)器沒(méi)有約束。特性表時(shí)序圖電路特點(diǎn)邏輯符號(hào)①主從JK觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號(hào)直接控制的問(wèn)題，具有CP＝1期間接收輸入信號(hào)，CP下降沿到來(lái)時(shí)觸發(fā)翻轉(zhuǎn)的特點(diǎn)。②輸入信號(hào)J、K之間沒(méi)有約束。③存在一次變化問(wèn)題。帶清零端和預(yù)置端的主從JK觸發(fā)器RD=0，直接置001111001SD=0，直接置110001111帶清零端和預(yù)置端的主從JK觸發(fā)器的邏輯符號(hào)集成主從JK觸發(fā)器低電平有效低電平有效CP下降沿觸發(fā)與輸入主從JK觸發(fā)器的邏輯符號(hào)主從JK觸發(fā)器功能完善，并且輸入信號(hào)J、K之間沒(méi)有約束。但主從JK觸發(fā)器還存在著一次變化問(wèn)題，即主從JK觸發(fā)器中的主觸發(fā)器，在CP＝1期間其狀態(tài)能且只能變化一次，這種變化可以是J、K變化引起，也可以是干擾脈沖引起，因此其抗干擾能力尚需進(jìn)一步提高。4.5觸發(fā)器應(yīng)用舉例4.5.1各類(lèi)觸發(fā)器的主要性能比較詳見(jiàn)教材P118頁(yè)表4.5.14.5.2觸發(fā)器的應(yīng)用舉例一、組成分頻電路二、第一信號(hào)鑒別電路（詳見(jiàn)教材P118－P119頁(yè)）本節(jié)小結(jié)：

觸發(fā)器是數(shù)字電路的極其重要的基本單元。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界信號(hào)作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)態(tài)；無(wú)外界信號(hào)作用時(shí)狀態(tài)保持不變。因此，觸發(fā)器可以作為二進(jìn)制存儲(chǔ)單元使用。觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等5種方式來(lái)描述。觸發(fā)器的特性方程是表示其邏輯功能的重要邏輯函數(shù)，在分析和設(shè)計(jì)時(shí)序電路時(shí)常用來(lái)作為判斷電路狀態(tài)轉(zhuǎn)換的依據(jù)。各種不同邏輯功能的觸發(fā)器的特性方程為：RS觸發(fā)器：Qn+1=S+RQn，其約束條件為：RS＝0JK觸發(fā)器：Qn+1=JQn+KQnD觸發(fā)器：Qn+1=DT觸發(fā)器：Qn+1=TQn+TQnT＇觸發(fā)器：Qn+1=Qn同一種功能的觸發(fā)器，可以用不同的電路結(jié)構(gòu)形式來(lái)實(shí)現(xiàn)；反過(guò)來(lái)，同一種電路結(jié)構(gòu)形式，可以構(gòu)成具有不同功能的各種類(lèi)型觸發(fā)器。第5章脈沖信號(hào)的產(chǎn)生與整形學(xué)習(xí)要點(diǎn)：施密特、多諧、單穩(wěn)態(tài)觸發(fā)器的工作原理及邏輯功能555定時(shí)器的工作原理及邏輯功能由555定時(shí)器構(gòu)成單穩(wěn)、多諧、施密特觸發(fā)器的方法第5章脈沖信號(hào)的產(chǎn)生與整形5.2施密特觸發(fā)器5.3多諧振蕩器5.4單穩(wěn)態(tài)觸發(fā)器退出5.1概述5.5555定時(shí)器及其應(yīng)用返回主目錄5.1概述

在數(shù)字系統(tǒng)中，獲得脈沖波形的方法主要有兩種：一種是利用多諧振蕩器直接產(chǎn)生；另一種是利用施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器構(gòu)成的整形電路對(duì)已有波形進(jìn)行整形、變換得到。

555定時(shí)器是一種多用途的集成電路。555定時(shí)器只要其外部配接少量阻容元件就可構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器。5.2施密特觸發(fā)器5.2.1由門(mén)電路構(gòu)成的施密特觸發(fā)器5.2.2集成施密特觸發(fā)器退出5.2.1由門(mén)電路構(gòu)成的施密特觸發(fā)器施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。00110111110001100011下限閾值電壓上限閾值電壓回差電壓（滯后電壓）：ΔUT＝

UT＋－UT－前面介紹的施密特觸發(fā)器的回差電壓為：ΔUT＝UT＋－UT－＝UT－(UT－UD)＝UD＝0.7V缺點(diǎn)是回差太小，且不能調(diào)整。5.2.2集成施密特觸發(fā)器施密特觸發(fā)器的應(yīng)用5.3多諧振蕩器5.3.1對(duì)稱(chēng)多諧振蕩器5.3.2不對(duì)稱(chēng)多諧振蕩器5.3.3用施密特觸發(fā)器組成多諧振蕩器退出5.3.4石英晶體多諧振蕩器能產(chǎn)生矩形脈沖的自激振蕩電路叫做多諧振蕩器。*5.3.1對(duì)稱(chēng)多諧振蕩器(本小節(jié)為參考內(nèi)容)5.3.2不對(duì)稱(chēng)(CMOS)多諧振蕩器在t1時(shí)刻，

uo由0變?yōu)?，由于電容電壓不能躍變，故ui1必定跟隨uo發(fā)生正跳變，于是ui2（uo1）由1變?yōu)?。這個(gè)低電平保持uo為1，以維持已進(jìn)入的這個(gè)暫穩(wěn)態(tài)。在這個(gè)暫穩(wěn)態(tài)期間，電容C通過(guò)電阻R放電，使ui1逐漸下降。在t2時(shí)刻，ui1上升到門(mén)電路的開(kāi)啟電壓UT，使uo1（ui2）由0變?yōu)?，uo由1變?yōu)?。同樣由于電容電壓不能躍變，故ui1跟隨uo發(fā)生負(fù)跳變，于是ui2（uo1）由0變?yōu)?。這個(gè)高電平保持uo為0。至此，第一個(gè)暫穩(wěn)態(tài)結(jié)束，電路進(jìn)入第二個(gè)暫穩(wěn)態(tài)。第一暫穩(wěn)態(tài)及其自動(dòng)翻轉(zhuǎn)的工作過(guò)程第二暫穩(wěn)態(tài)及其自動(dòng)翻轉(zhuǎn)的工作過(guò)程在t2時(shí)刻，uo1變?yōu)楦唠娖剑@個(gè)高電平通過(guò)電阻R對(duì)電容C充電。隨著放電的進(jìn)行，ui1逐漸上升。在t3時(shí)刻，ui1上升到UT，使uo（ui1）又由0變?yōu)?，第二個(gè)暫穩(wěn)態(tài)結(jié)束，電路返回到第一個(gè)暫穩(wěn)態(tài)，又開(kāi)始重復(fù)前面的過(guò)程。*5.3.3用施密特觸發(fā)器組成多諧振蕩器(本小節(jié)為參考內(nèi)容)5.3.4石英晶體多諧振蕩器電阻R1、R2的作用是保證兩個(gè)反相器在靜態(tài)時(shí)都能工作在線(xiàn)性放大區(qū)。對(duì)TTL反相器，常取R1＝R2＝R＝0.7kΩ～2kΩ，而對(duì)于CMOS門(mén)，則常取R1＝R2＝R＝10kΩ～100kΩ；C1＝C2＝C是耦合電容，它們的容抗在石英晶體諧振頻率f0時(shí)可以忽略不計(jì)；石英晶體構(gòu)成選頻環(huán)節(jié)。振蕩頻率等于石英晶體的諧振頻率f0。本節(jié)小結(jié)：多諧振蕩器是一種自激振蕩電路，不需要外加輸入信號(hào)，就可以自動(dòng)地產(chǎn)生出矩形脈沖。多諧振蕩器可以由門(mén)電路構(gòu)成，也可以由555定時(shí)器構(gòu)成。由門(mén)電路構(gòu)成的多諧振蕩器和基本RS觸發(fā)器在結(jié)構(gòu)上極為相似，只是用于反饋的耦合網(wǎng)絡(luò)不同。RS觸發(fā)器具有兩個(gè)穩(wěn)態(tài)，多諧振蕩器沒(méi)有穩(wěn)態(tài)，所以又稱(chēng)為無(wú)穩(wěn)電路。在多諧振蕩器中，由一個(gè)暫穩(wěn)態(tài)過(guò)渡到另一個(gè)暫穩(wěn)態(tài)，其“觸發(fā)”信號(hào)是由電路內(nèi)部電容充（放）電提供的，因此無(wú)需外加觸發(fā)脈沖。多諧振蕩器的振蕩周期與電路的阻容元件有關(guān)。

555定時(shí)器是一種應(yīng)用廣泛、使用靈活的集成器件，多用于脈沖產(chǎn)生、整形及定時(shí)等。5.4單穩(wěn)態(tài)觸發(fā)器5.4.1微分型單穩(wěn)態(tài)觸發(fā)器5.4.2集成單穩(wěn)態(tài)觸發(fā)器5.4.3利用施密特觸發(fā)器組成單穩(wěn)態(tài)觸發(fā)器退出5.4.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用單穩(wěn)態(tài)觸發(fā)器在數(shù)字電路中一般用于定時(shí)（產(chǎn)生一定寬度的矩形波）、整形（把不規(guī)則的波形轉(zhuǎn)換成寬度、幅度都相等的波形）以及延時(shí)（把輸入信號(hào)延遲一定時(shí)間后輸出）等。單穩(wěn)態(tài)觸發(fā)器具有下列特點(diǎn)：（1）電路有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。（2）在外來(lái)觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。（3）暫穩(wěn)態(tài)是一個(gè)不能長(zhǎng)久保持的狀態(tài)，經(jīng)過(guò)一段時(shí)間后，電路會(huì)自動(dòng)返回到穩(wěn)態(tài)。暫穩(wěn)態(tài)的持續(xù)時(shí)間與觸發(fā)脈沖無(wú)關(guān)，僅決定于電路本身的參數(shù)。5.4.1微分型單穩(wěn)態(tài)觸發(fā)器（1）沒(méi)有觸發(fā)信號(hào)時(shí)電路工作在穩(wěn)態(tài)當(dāng)沒(méi)有觸發(fā)信號(hào)時(shí)，ui為低電平。因?yàn)殚T(mén)G2的輸入端經(jīng)電阻R接至VDD，VA為高電平，因此uo2為低電平；門(mén)G1的兩個(gè)輸入均為0，其輸出uo1為高電平，電容C兩端的電壓接近為0。這是電路的穩(wěn)態(tài)，在觸發(fā)信號(hào)到來(lái)之前，電路一直處于這個(gè)狀態(tài)：uo1＝1，uo2＝0。0011110（2）外加觸發(fā)信號(hào)使電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)當(dāng)正觸發(fā)脈沖ui到來(lái)時(shí)，門(mén)G1輸出uo1由1變?yōu)?。由于電容電壓不能躍變，uA也隨之跳變到低電平，使門(mén)G2的輸出uO2變?yōu)?。這個(gè)高電平反饋到門(mén)G1的輸入端，此時(shí)即使ui的觸發(fā)信號(hào)撤除，仍能維持門(mén)G1的低電平輸出。但是電路的這種狀態(tài)是不能長(zhǎng)久保持的，所以稱(chēng)為暫穩(wěn)態(tài)。暫穩(wěn)態(tài)時(shí)，uo1＝0，uo2＝1。0011（3）電容充電使電路由暫穩(wěn)態(tài)自動(dòng)返回到穩(wěn)態(tài)在暫穩(wěn)態(tài)期間，VDD經(jīng)R和G1的導(dǎo)通工作管對(duì)C充電，隨著充電的進(jìn)行，C上的電荷逐漸增多，使uA升高。當(dāng)uA上升到閾值電壓UT時(shí)，G2的輸出uo2由1變?yōu)?。由于這時(shí)G1輸入觸發(fā)信號(hào)已經(jīng)過(guò)去，G1的輸出狀態(tài)只由uo2決定，所以G1又返回到穩(wěn)定的高電平輸出。uA隨之向正方向跳變，加速了G2的輸出向低電平變化。最后使電路退出暫穩(wěn)態(tài)而進(jìn)入穩(wěn)態(tài)，此時(shí)uo1＝1，uo2＝0。脈沖寬度：tp=0.7RC電路的改進(jìn)當(dāng)ui的寬度很寬時(shí)，可在單穩(wěn)態(tài)觸發(fā)器的輸入端加一個(gè)RC微分電路，否則，在電路由暫穩(wěn)態(tài)返回到穩(wěn)態(tài)時(shí)，由于門(mén)G1被ui封住了，會(huì)使uo2的下降沿變緩。TR-A、TR-B是兩個(gè)下降沿有效的觸發(fā)信號(hào)輸入端，TR+是上升沿有效的觸發(fā)信號(hào)輸入端。Q和是兩個(gè)狀態(tài)互補(bǔ)的輸出端。Rext/Cext、Cext是外接定時(shí)電阻和電容的連接端，外接定時(shí)電阻R（R=1.4kΩ～40kΩ）接在VCC和Rext/Cext之間，外接定時(shí)電容C（C=10pF～10μF）接在Cext（正）和Rext/Cext之間。74121內(nèi)部已設(shè)置了一個(gè)2kΩ的定時(shí)電阻，Rin是其引出端，使用時(shí)只需將Rin與VCC連接起來(lái)即可，不用時(shí)則應(yīng)將Rin開(kāi)路。74121的輸出脈沖寬度：tp≈0.7RC5.4.2集成單穩(wěn)態(tài)觸發(fā)器*5.4.3利用施密特觸發(fā)器組成單穩(wěn)態(tài)觸發(fā)器本小節(jié)為參考內(nèi)容延遲與定時(shí)整形5.4.4單穩(wěn)態(tài)觸發(fā)器的應(yīng)用本節(jié)小結(jié)：?jiǎn)畏€(wěn)態(tài)觸發(fā)器具有一個(gè)穩(wěn)態(tài)。由門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器和基本RS觸發(fā)器在結(jié)構(gòu)上也極為相似，只有用于反饋的耦合網(wǎng)絡(luò)不同。單穩(wěn)態(tài)觸發(fā)器可以由門(mén)電路構(gòu)成，也可以由555定時(shí)器構(gòu)成。在單穩(wěn)態(tài)觸發(fā)器中，由一個(gè)暫穩(wěn)態(tài)過(guò)渡到穩(wěn)態(tài)，其“觸發(fā)”信號(hào)也是由電路內(nèi)部電容充（放）電提供的，暫穩(wěn)態(tài)的持續(xù)時(shí)間即脈沖寬度也由電路的阻容元件決定。單穩(wěn)態(tài)觸發(fā)器不能自動(dòng)地產(chǎn)生矩形脈沖，但卻可以把其它形狀的信號(hào)變換成為矩形波，用途很廣。5.5555定時(shí)器及其應(yīng)用5.5.1555定時(shí)器結(jié)構(gòu)及功能低電平觸發(fā)端高電平觸發(fā)端電壓控制端復(fù)位端低電平有效放電端4.5～16V001①R=0時(shí)，Q=1，uo=0，T導(dǎo)通。①R=0時(shí)，Q=1，uo=0，T飽和導(dǎo)通。②R=1、UTH＞2VCC/3、UTR＞VCC/3時(shí)，C1=0、C2=1，Q=1、Q=0，uo=0，T飽和導(dǎo)通。＞2VCC/3＞VCC/300011①R=0時(shí)，Q=1，uo=0，T飽和導(dǎo)通。②R=1、UTH＞2VCC/3、UTR＞VCC/3時(shí)，C1=0、C2=1，Q=1、Q=0，uo=0，T飽和導(dǎo)通。＜2VCC/3＞VCC/310011③R=1、UTH＜2VCC/3、UTR＞VCC/3時(shí)，C1=1、C2=1，Q、Q不變，uo不變，T狀態(tài)不變。110①R=0時(shí)，Q=1，uo=0，T飽和導(dǎo)通。②R=1、UTH＞2V