基于vhdl語(yǔ)言的ec并行處理算法研究

基于vhdl語(yǔ)言的ec并行處理算法研究

電力負(fù)荷傳感器是測(cè)量和繼電系統(tǒng)電氣測(cè)量的重要部件。它的精度和可靠性與電氣系統(tǒng)的安全、可靠性和經(jīng)濟(jì)效益密切相關(guān)。目前,國(guó)內(nèi)已開(kāi)發(fā)出有源光纖電流互感器,它是電子式電流互感器(ECT)的一種,是集電子技術(shù)和光學(xué)技術(shù)為一體的新型電流互感器,具有高精度、高可靠性、寬頻帶及不易飽和等特點(diǎn),已逐漸成為電磁式電流互感器的替代品。ECT在數(shù)據(jù)傳輸時(shí)難免會(huì)由于信道傳輸特性不理想,且易受到各種噪聲和干擾的影響,使得經(jīng)信道傳輸后接收到的數(shù)據(jù)與發(fā)送數(shù)據(jù)之間存在著差異。為減小這種差異的產(chǎn)生,保證數(shù)字通信系統(tǒng)的傳輸質(zhì)量,通常采用差錯(cuò)控制技術(shù)。在數(shù)據(jù)傳輸過(guò)程中,常用奇偶校驗(yàn)法和循環(huán)冗余校驗(yàn)法(CRC)來(lái)確保傳輸數(shù)據(jù)的正確性。CRC校驗(yàn)由于檢錯(cuò)能力強(qiáng)、誤判率很低,且編、譯碼電路簡(jiǎn)單,因而被廣泛地應(yīng)用。1crc校驗(yàn)碼是通過(guò)編碼直接進(jìn)入中小型企業(yè)CRC算法是把原始數(shù)據(jù)輸入到一個(gè)校驗(yàn)公式中,生成一定長(zhǎng)度的校驗(yàn)碼,然后把校驗(yàn)碼添加到原始數(shù)據(jù)的后面,組成新的數(shù)據(jù)。CRC校驗(yàn)碼的作用是保證數(shù)據(jù)的可靠性,它本身并不是系統(tǒng)要求傳輸?shù)臄?shù)據(jù),所以對(duì)于系統(tǒng)而言是冗余的。計(jì)算CRC、組成新數(shù)據(jù)的過(guò)程是編碼,用相同的方法把數(shù)據(jù)譯碼,就可以發(fā)現(xiàn)數(shù)據(jù)是否變化。編碼和譯碼的原理恰好相反,因而只需掌握編碼原理即可得到譯碼原理,文中只介紹編碼原理及實(shí)現(xiàn)。1.1crc編碼的編碼在模運(yùn)算中,模2加減法的結(jié)果是相同的,都可用邏輯運(yùn)算“異或”完成,模2乘法運(yùn)算可用邏輯運(yùn)算“與”完成,模2除法只在除數(shù)為1時(shí)有效,且結(jié)果維持不變,也可是“異或”運(yùn)算。二進(jìn)制序列數(shù)據(jù)流,可用模2多項(xiàng)式表示多項(xiàng)式的系數(shù)就是序列的值。設(shè)原始數(shù)據(jù)是n位長(zhǎng)度的二進(jìn)制序列,表示為校驗(yàn)公式的最高次數(shù)為k,表示為以G(x)為模對(duì)xk×M(x)作模運(yùn)算,[xk×M(x)]/G(x)=Q(x)+R(x)/G(x),Q(x)和R(x)分別是商和余數(shù)。R(x)就是CRC校驗(yàn)碼,多項(xiàng)式最高次數(shù)為k-1。編碼之后的數(shù)據(jù)為C(x)=xk×M(x)+R(x),因?yàn)槟?加減法運(yùn)算的結(jié)果相同,所以C(x)=xk×M(x)-R(x)=Q(x)×G(x),在譯碼時(shí),對(duì)C(x)作模運(yùn)算,其結(jié)果應(yīng)該為0,若不為0則說(shuō)明數(shù)據(jù)在傳送的過(guò)程中發(fā)生了改變。設(shè)待傳送的n位信息碼為(mn-1,…,m1,m0),對(duì)應(yīng)的多項(xiàng)式為式中mi=0或1;x的冪次對(duì)應(yīng)于各碼元的位置。所謂編碼,就是根據(jù)n位信息碼元,計(jì)算出與這n位信息位碼元相關(guān)的k位監(jiān)督碼元,形成(n+k,k)格式的碼字C(x),C(x)就是要發(fā)送的碼元序列。C(x)的碼字結(jié)構(gòu)如圖1所示。CRC編碼的步驟是:a.將信息多項(xiàng)式M(x)左移k位,即M(x)乘以xk,得xkM(x);b.將xkM(x)除以生成多項(xiàng)式G(x),得余式R(x),R(x)為CRC校驗(yàn)碼多項(xiàng)式,對(duì)應(yīng)k位監(jiān)督碼元;c.碼字C(x)=xkM(x)+R(x)。1.2串/并行計(jì)算模型盡管CRC校驗(yàn)的數(shù)學(xué)表達(dá)式較復(fù)雜,但是它可通過(guò)軟件或硬件電路實(shí)現(xiàn),由于軟件計(jì)算的速度受限于系統(tǒng)CPU的速度,且在設(shè)計(jì)的電子式電流互感器中數(shù)據(jù)的傳送是由硬件電路完成的,可采用硬件電路實(shí)現(xiàn)CRC算法。最常見(jiàn)的CRC硬件實(shí)現(xiàn)方法是串行計(jì)算方法,其原理是使用一位數(shù)據(jù)輸入,n位長(zhǎng)度的原始數(shù)據(jù)連續(xù)計(jì)算n次后得出校驗(yàn)碼。串行計(jì)算的電路結(jié)構(gòu)簡(jiǎn)單,容易實(shí)現(xiàn),可工作在較高的時(shí)鐘頻率下。串行計(jì)算時(shí),每次輸入一位數(shù)據(jù),輸入數(shù)據(jù)和上一次異或運(yùn)算的結(jié)果組成新數(shù)據(jù),循環(huán)進(jìn)行異或運(yùn)算,直到所有數(shù)據(jù)都已經(jīng)輸入,整個(gè)電路可用移位寄存器加異或門(mén)實(shí)現(xiàn),CRC串行實(shí)現(xiàn)電路的結(jié)構(gòu)如圖2所示。其中,Sgi=0表示開(kāi)關(guān)斷開(kāi),Sgi=1表示開(kāi)關(guān)合上。串行實(shí)現(xiàn)方法雖然可以計(jì)算各種CRC,但是一個(gè)時(shí)鐘周期只能計(jì)算一位數(shù)據(jù),效率比較低,只適用于低速的串行輸入/輸出系統(tǒng)。但隨著通信速度的不斷提高,高的數(shù)據(jù)傳輸帶寬要求CRC的計(jì)算速度越來(lái)越快,串行計(jì)算的方法已經(jīng)不適應(yīng)要求,所以越來(lái)越多的使用并行計(jì)算方法。對(duì)于待發(fā)送的n位并行數(shù)據(jù)dn-1…d1d0,并行處理算法可以轉(zhuǎn)變?yōu)閷で笙率綄?duì)于校驗(yàn)多項(xiàng)式的模2除。根據(jù)生成多項(xiàng)式,可建立CRC并行處理算法的硬件電路模型,對(duì)于8位輸入數(shù)據(jù)和特定的生成多項(xiàng)式G(x)=x16+x12+x5+1其硬件電路模型見(jiàn)圖3。2編碼電路的實(shí)現(xiàn)從數(shù)學(xué)表達(dá)式來(lái)看,要實(shí)現(xiàn)CRC的編碼是非常復(fù)雜的。但是,無(wú)論是串行實(shí)現(xiàn)算法還是并行實(shí)現(xiàn)算法,都可通過(guò)簡(jiǎn)單的硬件電路實(shí)現(xiàn)。在現(xiàn)有的基于CPLD設(shè)計(jì)的電子式電流互感器數(shù)據(jù)傳輸系統(tǒng)中,利用VHDL語(yǔ)言是很容易實(shí)現(xiàn)CRC校驗(yàn)的。根據(jù)圖3給出的并行處理算法硬件電路模型,下面給出了針對(duì)8位待傳輸數(shù)據(jù)和特定生成多項(xiàng)式G(x)=x16+x12+x5+1的VHDL語(yǔ)言的程序?qū)崿F(xiàn)。其中,crc(0)~crc(15)為圖3中16個(gè)觸發(fā)器的當(dāng)前狀態(tài),當(dāng)8位并行數(shù)據(jù)d(0)~d(7)輸入至編碼電路后,在時(shí)鐘信號(hào)clk的上升沿到來(lái)后完成上面VHDL語(yǔ)言描述的運(yùn)算,并將運(yùn)算結(jié)果存于next_crc(0)~next_crc(15)當(dāng)中,待時(shí)鐘信號(hào)clk的下降沿到來(lái)后,就將中間結(jié)果next_crc(0)~next_crc(15)賦給crc(0)~crc(15),至此一次編碼運(yùn)算已完成,crc(0)~crc(15)就為最新的編碼結(jié)果。利用VHDL語(yǔ)言實(shí)現(xiàn)的硬件電路可以通過(guò)第三方專(zhuān)業(yè)仿真軟件對(duì)其進(jìn)行仿真,業(yè)界常用的仿真軟件是ModelSimSE。3電子式電流傳感技術(shù)在數(shù)據(jù)上傳中的應(yīng)用電子