《電子技術項目化教程》 課件 項目4-6 函數(shù)信號發(fā)生器的設計與測試、三人投票表決器的設計與測試、多路搶答器電路的設計與測試

項目四

函數(shù)信號發(fā)生器的設計與測試學習目標：知識目標：

了解正弦、非正弦振蕩器的電路組成及工作原理。

了解各個振蕩器的應用特點。

掌握函數(shù)信號發(fā)生器的原理、制作與測試方法。技能目標：

能夠制作與測試正弦波振蕩器，并能調試和測量輸出波形。

能夠制作與測試函數(shù)信號發(fā)生器，并能對過程中出現(xiàn)的問題進行分析和判斷。2項目背景：函數(shù)信號發(fā)生器是一種能夠產生特定頻率、波形和輸出電平的信號發(fā)生裝置，它能產生多種波形，如正弦波、方波、三角波。函數(shù)信號發(fā)生器可以采用集成運放，外加電阻、電容等元件構成的滯回比較器、積分器和二階有源低通濾波器來分別產生方波、三角波和正弦波。其構成框圖如圖

4-1所示，也可以通過集成函數(shù)發(fā)生器芯片來產生多種不同波形。3圖4-1函數(shù)信號發(fā)生器構成框圖任務4.1正弦波振蕩器的測試任務分析：振蕩電路能夠產生大小和方向都做周期性迅速變化的電流，一般由電阻、電感、電容等元件組成，是一種不用外加激勵就能自行產生交流信號輸出的電路。振蕩器的種類很多，按信號的波形來分，可分為正弦波振蕩器和非正弦波振蕩器。正弦波振蕩器產生的波形非常接近于正弦波或余弦波，且振蕩頻率比較穩(wěn)定；非正弦波振蕩器產生的波形是非正弦的脈沖波形，如方波、矩形波、鋸齒波等。本任務通過正弦波振蕩器的制作與測試，學習正弦波振蕩器的相關知識。4任務4.1正弦波振蕩器的測試知識鏈接：4.1.1正弦波振蕩電路4.1.2RC正弦波振蕩電路4.1.3LC正弦波振蕩電路54.1.1正弦波振蕩電路振蕩電路是一種沒有信號輸入但有信號輸出的信號產生電路。與前面介紹的放大電路有很大不同，放大電路必須要有輸入信號，而振蕩電路不需要外加輸入信號，而實現(xiàn)自激信號。正弦波振蕩電路是指不需要輸入信號控制就能自動地將直流電轉換為特定頻率和振幅的正弦交變電壓(電流)的電路。正弦波振蕩電路可分為兩大類：一類是利用反饋原理構成的反饋振蕩電路，它是目前應用最廣的一類振蕩電路；另一類是負阻振蕩電路，它將負阻抗元件直接連接到諧振回路中，利用負阻抗效應去抵消回路中的損耗，從而產生正弦波振蕩。67反饋型振蕩電路由放大電路和反饋電路兩大部分組成，如圖4-2所示。

為輸入信號，

為加入放大電路中的凈輸入信號，

為輸出信號，

為反饋信號。由正反饋振蕩電路框圖可知，

，

，

。圖4-2負反饋放大電路和正反饋振蕩電路4.1.1正弦波振蕩電路81．正弦波振蕩電路的振蕩條件振蕩條件是指振蕩電路能夠產生穩(wěn)定的正弦波所需要滿足的基本條件，包括起振條件、平衡條件。1)起振條件起振條件是指振蕩電路在接通電源后能夠自動起振的條件。放大電路接通電源時，隨著電源電壓從零增大到接通電壓，電路受到擾動，在放大器輸入端產生一個微弱的擾動信號，經(jīng)放大器放大、正反饋、再放大、再反饋，輸出信號的幅度很快增大為使振蕩過程中輸出電壓幅度不斷增大，應使反饋回來的信號比輸入放大器的信號幅度大，即振蕩開始時應為增幅振蕩，在相位上要求反饋電壓與輸入電壓同相，幅度上要求

。即自激振蕩的起振條件為：

，且輸入信號經(jīng)過放大電路產生的相移和反饋網(wǎng)絡的相移之和為±2nπ，n=0,1,2,…。4.1.1正弦波振蕩電路92)平衡條件振蕩電路起振時，三極管工作在線性放大區(qū)，當電壓增大到一定程度后，三極管進入非線性區(qū)，此時環(huán)路增益會隨著振蕩電壓振幅的增大而下降，振蕩電路的振幅不會無限制增大。當振蕩電路的振幅不再變化，維持等幅輸出時，振蕩電路進入平衡狀態(tài)，滿足這種狀態(tài)的條件即平衡條件。振蕩電路的平衡條件又可細分為振幅平衡條件(即反饋信號和輸入信號大小相等)和相位平衡條件(即反饋信號和輸入信號相位相同，輸入信號經(jīng)過放大電路產生的相移和反饋網(wǎng)絡的相移之和為±2nπ，n=0,1,2,…)。4.1.1正弦波振蕩電路102．正弦波振蕩電路的組成、分類及分析方法正弦振蕩電路通常由四部分組成：放大電路，反饋電路，選頻網(wǎng)絡和穩(wěn)幅電路。放大電路：具有一定的電壓放大倍數(shù)，其作用是對選擇出來的某一頻率信號進行放大。反饋電路：是反饋信號所經(jīng)過的電路，其作用是將輸出信號反饋到輸入端，引入自激振蕩所需的正反饋。選頻網(wǎng)絡：具有選頻的功能，其作用是選出特定頻率的信號，以使正弦波振蕩電路實現(xiàn)單一頻率振蕩。選頻網(wǎng)絡分為LC選頻網(wǎng)絡和RC選頻網(wǎng)絡。使用LC選頻網(wǎng)絡的正弦波振蕩電路，稱為LC振蕩電路；使用RC選頻網(wǎng)絡的正弦波振蕩電路，稱為RC振蕩電路。選頻網(wǎng)絡可以設置在放大電路中，也可以設置在反饋電路中。穩(wěn)幅電路：具有穩(wěn)定輸出信號幅值的作用。判斷電路能否產生振蕩時，首先要檢測振蕩電路是否完整，是否具有四個組成部分；其次要檢查電路是否滿足振蕩條件，檢查放大電路是否能夠正常工作，并通過瞬時極性法來判斷反饋網(wǎng)絡是否為正反饋。4.1.1正弦波振蕩電路4.1.2RC正弦波振蕩電路11RC正弦波振蕩電路用以產生低頻正弦波信號。RC正弦波振蕩電路的原理圖如圖4-3所示。由圖可見，網(wǎng)絡中的R1、C1和R2、C2以及負反饋支路中的Rf、R3正好組成一個電橋的四個臂，因此這種電路又稱為文氏電橋振蕩電路。圖4-3RC正弦波振蕩電路4.1.3LC正弦波振蕩電路12LC正弦波振蕩電路主要用來產生高頻正弦波信號，信號頻率一般在1MHz以上。LC和RC正弦波振蕩電路產生正弦振蕩的原理基本相同，它們在電路組成方面的主要區(qū)別是：RC正弦波振蕩電路的選頻網(wǎng)絡由電阻和電容組成，而LC正弦波振蕩電路的選頻網(wǎng)絡由電感和電容組成。反饋型LC正弦波振蕩電路是LC正弦波振蕩電路的主要形式。13任務實施：任務目標(1)進一步了解正弦波振蕩的概念及分類。(2)理解RC正弦波振蕩電路的組成及電路原理。(3)能夠調試、測量RC正弦波振蕩電路的輸出波形。設備要求(1)PC一臺。(2)Multisim軟件。任務4.1正弦波振蕩器的測試14實施步驟1．RC正弦波振蕩電路(1)打開Multisim軟件，按圖4-7(a)連接仿真測試電路。任務4.1正弦波振蕩器的測試15(2)觀察示波器上的輸出電壓波形，如圖4-7(b)所示，測試輸出電壓幅度，此時應有Uom=

，測試輸出電壓頻率，此時應有f=

。與理論值相比較。分析誤差原因。(3)保持步驟(2)，改變電容C1、C2值為10nF，測試輸出電壓幅度，此時應有Uom=

，測試輸出電壓頻率，此時應有f=

。(4)保持步驟(2)，改變電阻R1、R2值為5.1kΩ，測試輸出電壓幅度，此時應有Uom=

，測試輸出電壓頻率，此時應有f=

。結論：RC正弦波振蕩電路的頻率主要和

(電容C1、C2和電阻R1、R2)有關。(5)保持步驟(2)，改變電阻R5的值，觀察電路能否起振，逐漸增大R5的值，觀察電路的起振情況。任務4.1正弦波振蕩器的測試162．LC正弦波振蕩電路(1)打開Multisim軟件，按圖4-8連接仿真測試電路。任務4.1正弦波振蕩器的測試17(2)觀察示波器上的輸出電壓波形，用數(shù)字存儲示波器觀察電感L1兩端的輸出電壓波形，用頻率計測量其輸出頻率，記錄所測頻率并與計算值f0做比較。此時應有f0=

。結論：反饋式LC正弦波振蕩電路

(能/不能)在無外加輸入信號的情況下產生正弦波信號。從接通電源到振蕩電路輸出較穩(wěn)定的正弦波振蕩信號

(需要/不需要)經(jīng)過一段時間，即LC正弦波振蕩電路

(存在/不存在)起振與平衡兩個階段。(3)頻率可調范圍的測量：改變電容C4，調整振蕩器的輸出頻率，并找出振蕩器的最高頻率fmax=

和最低頻率fmin=

。將結果填入表4-1中。表4-1電容C4對頻率的影響C4/μF0.010.030.10.21f

/kHz

任務4.1正弦波振蕩器的測試任務4.2非正弦波振蕩器的測試18任務分析：方波、三角波等非正弦波在日常學習和生活中具有廣泛的應用。學習中我們經(jīng)常將方波、三角波作為信號源應用到各種電路中；生活中，一些電子設備的控制模塊、通信系統(tǒng)中同樣需要用到方波和三角波。本任務通過非正弦波振蕩器的制作與測試，學習非正弦波振蕩電路的相關知識。任務4.2非正弦波振蕩器的測試19知識鏈接：4.2.1方波發(fā)生器4.2.2三角波發(fā)生器4.2.1方波發(fā)生器201．方波發(fā)生器的電路組成及原理方波輸出電壓只有兩種狀態(tài)：高電平和低電平。集成運算放大電路工作在非線性區(qū)時，輸出電壓只有兩個值，因此電壓比較器是方波發(fā)生器的重要組成部分；因為產生振蕩，要求輸出的兩種狀態(tài)能夠自動地相互轉換，所以在電路中必須引入反饋；因為輸出狀態(tài)按一定時間間隔產生周期變化，所以電路中要有延遲環(huán)節(jié)來確定每種狀態(tài)維持的時間。由此可知，方波發(fā)生器是由遲滯電壓比較器和RC充、放電負反饋支路構成的，如圖4-9(a)所示。圖4-9方波發(fā)生器212．方波頻率及其調節(jié)方波發(fā)生器輸出的方波電壓周期T取決于充、放電的時間常數(shù)，即

。如果選取合適的R1和R2，使得

，則

，振蕩頻率為

。改變Rf和C的取值就可以調節(jié)方波的頻率。223．占空比可調的方波發(fā)生器要想改變方波輸出波形的占空比，需要通過改變電容C的充、放電時間常數(shù)來實現(xiàn)，圖4-10是一種占空比可調的方波發(fā)生器。電容C充電時，充電電流經(jīng)過電位器RW的上半部、二極管VD1和反饋電阻Rf；電容C放電時，放電電流經(jīng)過電位器RW的下半部、二極管VD2和反饋電阻Rf。圖4-10占空比可調的方波發(fā)生器4.2.2三角波發(fā)生器23三角波發(fā)生器主要由遲滯電壓比較器和積分器閉環(huán)組成，其電路圖和波形圖如圖4-11所示。三角波發(fā)生器電路中，在同相輸入端電路中引入了正反饋R1支路，和集成運放A1構成遲滯電壓比較器，反相輸入端接地。A1同相輸入端電壓由uo和uo1共同決定，即

任務4.2非正弦波振蕩器的測試24任務實施：任務目標(1)理解方波、三角波振蕩電路的組成及電路原理。(2)能夠調試、測量非正弦波振蕩電路的輸出波形。設備要求(1)PC一臺。(2)Multisim軟件。任務4.2非正弦波振蕩器的測試25實施步驟1．方波發(fā)生器(1)打開Multisim軟件，按圖4-12(a)連接仿真測試電路。(2)用示波器觀察，如圖4-12(b)所示，振蕩器波形為

(正弦波/方波/三角波)，用數(shù)字存儲示波器的測量功能，測量振幅和頻率并記錄：Uom=

V，fo=

MHz。(3)改變電容C1值為1nF，測試輸出電壓頻率，此時應有fo=

。(4)調節(jié)電位器R5，用示波器觀察振蕩器波形頻率的變化情況。結論：方波振蕩器的頻率主要取決于

(電容C1/反饋電阻R5/C1和R5)。圖4-12方波發(fā)生器仿真測試圖262．占空比可調的方波發(fā)生器(1)打開Multisim軟件，按圖4-13連接仿真測試電路。(2)調節(jié)電位器R2，用示波器觀察振蕩器波形占空比的變化情況。圖4-13占空比可調的方波發(fā)生器仿真測試圖273．三角波發(fā)生器(1)打開Multisim軟件，按圖4-14(a)連接仿真測試電路。(2)用示波器觀察如圖4-14(b)所示，振蕩器波形為

(正弦波/方波/三角波)，用數(shù)字存儲示波器的測量功能，測量振幅和頻率并記錄：Uom=

V，fo=

MHz。(3)改變電容C1值為1

F，測試輸出電壓頻率，此時應有fo=

。(4)調節(jié)電位器R5，用示波器觀察振蕩器波形頻率的變化情況。結論：三角波振蕩器的頻率主要取決于

(電容C1/反饋電阻R5/C1和R5)。圖4-14三角波發(fā)生器仿真測試圖實訓4函數(shù)信號發(fā)生器的設計與測試28實訓4.1設計指標制作函數(shù)信號發(fā)生器，并通過調試達到預期目的。實訓4.2設計任務設計并制作一個簡易的方波-三角波-正弦波信號發(fā)生器，供電電源為

，要求頻率調節(jié)方便。實訓4.3設計要求信號發(fā)生器滿足以下指標：(1)輸出頻率在1～10kHz范圍內連續(xù)可調。(2)方波輸出電壓峰-峰值(誤差<20%)，上升、下降沿均小于10

s。(3)三角波輸出電壓峰-峰值(誤差<20%)。(4)在1～10kHz的頻率范圍內，正弦波輸出電壓峰-峰值

，無明顯失真。(5)輸出方波為占空比可調的矩形波，占空比可調范圍不小于30%～70%。29實訓4.4設計步驟1．方案選取根據(jù)實驗要求，制作一個簡易方波-三角波-正弦波的信號發(fā)生器，有以下兩種解決方案。(1)先通過正弦波振蕩電路產生正弦波，再通過正弦波-方波變換電路得到方波，最后通過方波-三角波變換電路得到三角波，從而實現(xiàn)功能。(2)先通過方波振蕩電路產生方波，再通過方波-三角波變換電路產生三角波，最后通過三角波-正弦波變換電路產生正弦波，從而實現(xiàn)功能。302．繪制原理框圖確定好電路功能實現(xiàn)方式，進行參數(shù)計算和元件選擇，繪制原理框圖。根據(jù)LM318N和

A741CP的數(shù)據(jù)手冊和文獻資料，LM318N是一種性能好、價格低、使用可靠的高速運算放大器，適合多種情況下信號的高速放大。采用運算速度較快的LM318N作為矩形波發(fā)生電路的運放，而實驗所提供的

A741CP運放則用于三角波發(fā)生電路。根據(jù)設計要求，方波的輸出電壓峰-峰值

(誤差<20%)，三角波的輸出電壓峰-峰值(誤差<20%)，可以計算出

。故選取兩個電阻的阻值分別為

。由于要使得集成運放兩輸入端的對地直流電阻相等，運放的偏置電流才不會產生附加的失調電壓，故運放輸入端所接電阻要平衡，因此有

。313．連接測試電路打開Multisim軟件，按繪制的原理圖連接仿真測試電路，可參照圖4-15。圖4-15簡易方波-三角波-正弦波的信號發(fā)生器仿真測試圖324．啟動仿真按下

按鈕，啟動仿真，觀察示波器輸出波形并記錄。5．頻率變化及方波占空比變化改變電位器RP1、RP2、RP3的值，觀察方波、三角波及正弦波的頻率變化及方波占空比變化。通過改變電位器

的大小，可以實現(xiàn)方波-三角波的頻率微調；通過改變電位器

的大小，可以改變方波占空比。33實訓4.5電路調試與檢測(1)仿真運行時，通過示波器記錄結果，驗證是否能夠實現(xiàn)功能。(2)若仿真過程中，正弦波波形出現(xiàn)截止失真，則：根據(jù)理論分析可知，當三極管的靜態(tài)工作點設置較低時，由于輸入信號的疊加，有可能使疊加后的波形一部分進入截止區(qū)，輸出電壓的頂部出現(xiàn)削波。因此，需要給三極管足夠的偏置，使得三極管都工作在放大區(qū)，而不進入飽和區(qū)或截止區(qū)。(3)若仿真時，波形頻率無法滿足1～10kHz范圍內可調，可嘗試通過調節(jié)電位器來設置，也可通過改變R、C值來改變電路的振蕩頻率范圍。思考與練習4341．產生正弦波振蕩的相位條件是

。2．(判斷)在文氏電橋振蕩電路中，若RC串并聯(lián)網(wǎng)絡中的電阻均為R，電容均為C，則其振蕩頻率

。 ()3．(判斷)電路只要滿足

，就一定會產生正弦波振蕩。 ()4．(判斷)負反饋放大電路不可能產生自激振蕩。 ()5．寫出正弦波振蕩器的幅值平衡條件和相位平衡條件。6．反饋式正弦波振蕩器由哪些部分組成？判斷其是否滿足相位平衡條件的一般方法是什么？項目五

三人投票表決器的設計與測試學習目標：知識目標：熟悉各種進制及其轉換方法。了解TTL和CMOS門電路的工作原理。熟悉常用的集成邏輯門電路的功能及特性。掌握基本邏輯關系及其表示方法、基本邏輯函數(shù)定律和運算規(guī)則，會將邏輯式轉換成不同的表示形式，并會化簡。熟悉組合邏輯電路的分析方法、設計方法。技能目標：能夠正確使用集成邏輯門電路。能夠根據(jù)邏輯功能及特性選用和代換集成邏輯門電路。能夠分析組合邏輯電路功能。能夠初步設計滿足給定的邏輯功能的組合邏輯電路。36項目背景：我們在判斷某一事件是否要進行時，有很多時候是根據(jù)多數(shù)人的意見和建議，通過投票表決方式來決定的。例如，有事件Y，由A、B、C三人投票，多數(shù)人同意時，事件Y就通過，否則就不通過。如圖5-1所示，兩人贊成，一人不贊成，按照少數(shù)服從多數(shù)的原則，事件表決通過。這就是最基本的邏輯問題，可以通過邏輯電路來實現(xiàn)此邏輯功能。37圖5-1三人表決示意圖任務5.1基本邏輯門電路的測試任務分析：1847年，英國數(shù)學家喬治·布爾(GeorgeBoole)提出了邏輯學的數(shù)學模型，采用數(shù)學的方法描述了客觀事物的邏輯關系，被稱為邏輯代數(shù)，也稱為布爾代數(shù)。后來邏輯代數(shù)被廣泛地應用于開關電路和數(shù)字電路的分析與設計。邏輯代數(shù)中變量的取值只有“0”“1”兩種，分別稱為邏輯0和邏輯1。這里0和1并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。例如，電位的高與低、信號的有與無、電路的通與斷、開關的閉合與斷開、晶體管的截止與導通等。邏輯代數(shù)表示的是邏輯關系，而不是數(shù)量關系。這是它與普通代數(shù)的本質區(qū)別。本任務通過對基本邏輯門電路的測試來學習邏輯門電路的基本知識。38任務5.1基本邏輯門電路的測試知識鏈接：數(shù)字電路按功能可分為組合邏輯電路和時序邏輯電路兩大類。前者在任何時刻的輸出，僅取決于電路此刻的輸入狀態(tài)，而與電路過去的狀態(tài)無關，它們不具有記憶功能。常用的組合邏輯器件有加法器、譯碼器、數(shù)據(jù)選擇器等。后者在任何時候的輸出，不僅取決于電路此刻的輸入狀態(tài)，而且與電路過去的狀態(tài)有關，它們具有記憶功能。5.1.1數(shù)制和碼制5.1.2邏輯代數(shù)基礎5.1.3集成邏輯門電路395.1.1數(shù)制和碼制1．數(shù)制數(shù)制是指進位計數(shù)制，即用進位的方法來計數(shù)。同一個數(shù)可以采用不同的進位計數(shù)制來計量，如我們日常生活中使用最多的是十進位計數(shù)制，即十進制。它采用0、1、2、3、4、5、6、7、8、9十個數(shù)碼(基本數(shù)字符號)的不同組合表示一個多位數(shù)；數(shù)字電路中的常用進制有十進制、二進制，有時也采用八進制或十六進制，如表5-1所示。40表5-1進制表進制數(shù)碼計數(shù)規(guī)則基數(shù)十0,1,2,3,4,5,6,7,8,9逢十進一10二0,1逢二進一2八0,1,2,3,4,5,6,7逢八進一8十六0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F逢十六進一165.1.1數(shù)制和碼制任何一個數(shù)制都包含兩個基本要素：基數(shù)和位權?；鶖?shù)：數(shù)制所使用數(shù)碼的個數(shù)。例如，二進制的基數(shù)為2；十進制的基數(shù)為10。位權：數(shù)制中某一位上的1所表示數(shù)值的大小(所處位置的價值)。例如，十進制數(shù)

123

，基數(shù)為10再如，二進制數(shù)

1011

，基數(shù)是2從左到右，第一個1的位權是8(23)，0的位權是4(22)，第二個1的位權是2(21)，第三個1的位權是1(20)。41位權是100(102)位權是10(101)位權是1(100)5.1.1數(shù)制和碼制1)十進制十進制數(shù)的計數(shù)法則是：計數(shù)的基數(shù)是10，數(shù)碼有0、1、2、3、4、5、6、7、8、9。從低位到高位的進位法則是“逢十進一”，即9+1=10。十進制數(shù)的權展開式例子：(5555)10=5×103+5×102+5×101+5×100103、102、101、100稱為十進制的權，各數(shù)位的權是10的冪。又如，(209.04)10=2×102+0×101+9×100+0×10-1+4×10-2以上公式括號的腳標10代表十進制數(shù)，也可以用腳標D(decimal)來表示。425.1.1數(shù)制和碼制2)二進制二進制數(shù)的計數(shù)法則是：計數(shù)的基數(shù)是2，數(shù)碼有0、1。從低位到高位的進位法則是“逢二進一”，即1+1=10。二進制數(shù)的權展開式例子：(1011)2=1×23+0×22+1×21+1×20=(11)1023、22、21、20稱為二進制的權，各數(shù)位的權是2的冪。又如，(101.01)2=1×22+0×21+1×20+0×2-1+1×2-2以上公式括號的腳標2代表二進制數(shù)，也可以用腳標B(binary)來表示。表達式中的23、22、21、20等是根據(jù)十進制數(shù)的運算法則來計算的，所以該表達式也是溝通二進制數(shù)和十進制數(shù)之間轉換關系的橋梁。435.1.1數(shù)制和碼制二進制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件的“通”或“斷”兩個穩(wěn)定狀態(tài)來實現(xiàn)，通常用1表示“通”，用0表示“斷”。運算規(guī)則簡單，相應的運算電路也容易實現(xiàn)。運算規(guī)則如下。加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0·0=0，0·1=0，1·0=0，1·1=1445.1.1數(shù)制和碼制3)八進制八進制數(shù)的計數(shù)法則是：計數(shù)的基數(shù)是8，數(shù)碼有0、1、2、3、4、5、6、7。從低位到高位的進位法則是“逢八進一”，即7+1=10。八進制數(shù)的權展開式例子：(167)8=1×82+6×81+7×80=(119)1082、81、80稱為八進制的權，各數(shù)位的權是8的冪。又如，(24.5)8=2×81+4×80+5×8-1=(20.625)10以上公式括號的腳標8代表八進制數(shù)，也可以用腳標O(octal)來表示。表達式中的82、81、80等是根據(jù)十進制數(shù)的運算法則來計算的，所以該表達式也是溝通八進制數(shù)和十進制數(shù)之間轉換關系的橋梁。455.1.1數(shù)制和碼制4)十六進制為了解決二進制數(shù)不容易閱讀和記憶的問題，人們引入了十六進制數(shù)。十六進制數(shù)的計數(shù)法則是：計數(shù)的基數(shù)是16，數(shù)碼有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。從低位到高位的進位法則是“逢十六進一”，即F+1=10。十六進制數(shù)的權展開式例子：(1A2B)16=1×163+10×162+2×161+11×160=(6699)10163、162、161、160稱為十六進制的權，各數(shù)位的權是16的冪。又如，(D8.A)16=13×161+8×160+10×16-1=(216.625)10以上公式括號的腳標16代表十六進制數(shù)，也可以用腳標H(hexadecimal)來表示。表達式中的163、162、161、160等是根據(jù)十進制數(shù)的運算法則來計算的，所以該表達式也是溝通十六進制數(shù)和十進制數(shù)之間轉換關系的橋梁。465.1.1數(shù)制和碼制5)數(shù)制的轉換用數(shù)字電路實現(xiàn)十進制數(shù)很困難。在計數(shù)電路中一般采用只有兩個數(shù)碼0和1的二進制數(shù)，用電子電路的開關特性實現(xiàn)。二進制數(shù)存在書寫太長、記憶不便等缺點，故常采用八進制數(shù)和十六進制數(shù)來表示二進制數(shù)。由權展開式即可很容易將一個N進制數(shù)轉換為十進制數(shù)。如何將十進制數(shù)轉換成N進制數(shù)？方法是將整數(shù)部分和小數(shù)部分分別進行轉換，整數(shù)部分采用基數(shù)連除取余法；小數(shù)部分采用基數(shù)連乘取整法；最后將整數(shù)部分和小數(shù)部分組合到一起，就得到該十進制數(shù)轉換成其他進制數(shù)的完整結果。475.1.1數(shù)制和碼制例5-1十進制數(shù)轉換成二進制數(shù)，整數(shù)部分采用“除2取余”法，小數(shù)部分采用“乘2取整”法。將(35.75)10轉換成二進制數(shù)的運算過程如下所示。將整數(shù)部分和小數(shù)部分運算結果合并起來得到總的結果為(35.75)10=(100011.11)2485.1.1數(shù)制和碼制例5-2十進制數(shù)轉換成十六進制數(shù)，整數(shù)部分采用“除16取余”法，小數(shù)部分采用“乘16取整”法。將(2619.75)10轉換成十六進制數(shù)的運算過程如下所示。將整數(shù)部分和小數(shù)部分運算結果合并起來得到總的結果為(2619.75)10=(A3B.C)16495.1.1數(shù)制和碼制2．碼制數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。碼制即編碼體制，在數(shù)字電路中主要是指用一定位數(shù)的二進制數(shù)來表示非二進制數(shù)以及字符的編碼方法和規(guī)則。下面介紹幾種常見的碼制。505.1.1數(shù)制和碼制(1)二-十進制碼(BCD碼)：把十進制數(shù)中的0～9十個數(shù)碼用二進制數(shù)來表示。表示這十個符號，至少需要4位二進制碼。4位二進制碼共有24=16種不同的組合，可以從中選十種來表示十進制數(shù)中的0～9，不同的選擇方法可得到不同的編碼形式，如表5-2所示。51十進制數(shù)編碼類型8421碼余3碼2421碼5211碼余3循環(huán)碼000000011000000000010100010100000100010110200100101001001000111300110110001101010101401000111010001110100501011000101110001100601101001110010011101701111010110111001111810001011111011011110910011100111111111010權權值依次為8、4、2、1由8421碼加0011得到權值依次為2、4、2、1權值依次為5、2、1、1任何相鄰的兩個碼字，僅有一位代碼不同5.1.1數(shù)制和碼制（2）ASCⅡ碼（美國標準信息交換碼）：通常，人們可以通過鍵盤上的字母、符號和數(shù)值向計算機發(fā)送數(shù)據(jù)和指令，每個鍵符可以用一個二進制碼表示，這種碼就是ASCⅡ碼。它是用7位二進制碼表示的。比如：鍵盤上的A～Z：41H～5AH；a～z：61H～7AH；0～9：30H～39H都是轉換成十六進制描述的。525.1.2邏輯代數(shù)基礎在邏輯代數(shù)中，只有與(乘)、或(加)、非運算，沒有減、除、移項運算。1．與運算與運算：決定某件事的所有條件都具備，結果才發(fā)生。用串聯(lián)開關電路圖來說明與運算，如圖5-2所示。53兩個開關A和B串聯(lián)起來控制一個指示燈Y，只有當兩個開關同時閉合時，指示燈才亮，只要有一個開關斷開，指示燈就滅。圖5-2串聯(lián)開關電路圖5.1.2邏輯代數(shù)基礎功能表如表5-3所示。假設開關閉合用1表示，斷開用0表示；燈亮用1表示，燈滅用0表示。電路所表示的關系可以用表5-4所示的真值表來表示。54ABY斷開斷開燈滅斷開閉合燈滅閉合斷開燈滅閉合閉合燈亮ABY000010100111邏輯關系是：

決定事件的全部條件都滿足時，事件才發(fā)生，這就是與邏輯關系。

可以概括為：全1出1，有0出0。用表達式表示：Y=A·B=AB

小圓點“·”表示A、B的與運算，又稱為邏輯乘。5.1.2邏輯代數(shù)基礎實際電路中，可以用如圖5-3（a）所示的電路實現(xiàn)“與”邏輯，稱為與門電路，圖5-3（b）是其邏輯符號。555.1.2邏輯代數(shù)基礎2.或運算：決定某件事的所有條件中只要有一個條件具備，結果就發(fā)生。用并聯(lián)開關電路圖來說明“或”運算，如圖5-4所示。56圖5-4并聯(lián)開關電路圖兩個開關A和B并聯(lián)起來控制一個指示燈Y的電路，只要有一個開關閉合，指示燈就會亮。5.1.2邏輯代數(shù)基礎功能表如表5-5（a）所示。電路所表示的關系可以用表5-4（b）所示的真值表來表示。57ABY斷開斷開燈滅斷開閉合燈亮閉合斷開燈亮閉合閉合燈亮ABY000011101111邏輯關系是：

決定事件的全部條件至少有一個滿足時，事件就發(fā)生，這就是或邏輯關系。

可以概括為：有1出1，全0出0。

用表達式表示：Y=A+B，故或邏輯關系又稱為邏輯加。5.1.2邏輯代數(shù)基礎如圖5-5（a）所示的電路可實現(xiàn)“或”邏輯，稱為或門電路，圖5-5（b）是其邏輯符號。585.1.2邏輯代數(shù)基礎3.非運算：決定某件事的條件具備時，結果反而不發(fā)生。用開關電路圖來說明“非”運算，如圖5-6所示。59圖5-6非邏輯開關電路圖當開關A斷開時，指示燈亮；當開關A閉合時，指示燈滅。5.1.2邏輯代數(shù)基礎功能表如表5-6（a）所示。假設開關閉合用“1”表示，斷開用“0”表示；燈亮用“1”表示，燈滅用“0”表示。電路所表示的關系可以用表5-6（b）所示的真值表來表示。60AY斷開燈亮閉合燈滅AY0110

5.1.2邏輯代數(shù)基礎三極管在模擬電路中主要起放大作用，工作在放大區(qū)；在數(shù)字電路中，主要起開關作用，工作在飽和區(qū)或截止區(qū)。利用工作在飽和區(qū)或截止區(qū)的三極管可以組成三極管非門電路，如圖5-7（a）所示，圖5-7（b）是其邏輯符號。615.1.2邏輯代數(shù)基礎4.復合運算實際應用時，經(jīng)常把與、或、非三種基本邏輯運算組合成復合邏輯運算。62邏輯運算表達式邏輯符號關系描述與非全1出0，全0出1或非有1出0，全0出1與或非A、B全1或C、D全1出0異或相同出0，不同出1同或相同出1，不同出05.1.3集成邏輯門電路常用的集成邏輯門電路，按照制造工藝不同，可分為TTL(transistor-transistorlogic)集成邏輯門電路和CMOS(complementarymetaloxidesemiconductor)集成邏輯門電路。1．TTL集成邏輯門電路邏輯電路的輸入端和輸出端都采用了三極管，稱為transistortransistorlogic(三極管-三極管-邏輯電路)，簡稱為TTL，TTL集成邏輯門電路是目前應用最廣泛的集成電路。TTL集成邏輯門電路有與非門、與門、或門、或非門、與或非門、異或門、集電極開路門、三態(tài)門等，下面介紹其中幾種。635.1.3集成邏輯門電路1)TTL與非門TTL與非門電路如圖5-8所示，電路分為三級。輸入級由多發(fā)射極晶體管VT1(可視為由多個晶體管的集電極和基極并接在一起)和電阻R1組成，等效電路如圖5-9所示。由此可見，輸入級可實現(xiàn)與邏輯功能。中間級由電阻R2，R3和三極管VT2組成。從VT2的集電極和發(fā)射極同時輸出兩個相位相反的信號，作為輸出級三極管VT3和VT4的驅動信號，使VT3、VT4一個導通，另一個截止，實現(xiàn)非邏輯功能。輸出級由三極管VT3和VT4、電阻R4及二極管VD3組成，增強了帶負載能力。64圖5-8TTL與非門電路圖5-9輸入級等效電路5.1.3集成邏輯門電路2)TTL集電極開路門(OC門)若刪去電壓跟隨器，即去掉圖5-8中的輸出級三極管VT3及周圍的元件，將VT4的集電極開路，就可以組成集電極開路的門電路，簡稱OC門(opencollectorgate)。集電極開路的門電路如圖5-10(a)所示，圖5-10(b)為其符號。65利用OC門可以實現(xiàn)“線與”邏輯。5.1.3集成邏輯門電路3）三態(tài)門前面介紹的邏輯門具有高電平、低電平兩種狀態(tài)，都是低阻輸出。三態(tài)門除了具有以上兩種狀態(tài)外，還有第三態(tài)：高阻態(tài)。此狀態(tài)輸出端相當于斷開。665.1.3集成邏輯門電路2.集成CMOS門電路CMOS邏輯電路是以金屬-氧化物-半導體場效應管為基礎的集成電路，由于場效應管中只有一種載流子參與運動，因此CMOS集成門電路又被稱為單極型電路。MOS管輸入電阻高，耗電少，特別易于大規(guī)模集成，在數(shù)字電路中得到了廣泛的應用。下面介紹不同類型的CMOS集成門電路。675.1.3集成邏輯門電路1）CMOS非門CMOS非門電路也叫反相器，結構圖如圖5-13所示。VT1是PMOS管，VT2是NMOS管，輸入端A分別與MOS管的G極連接，電路的輸出端分別與MOS管的D極相連，PMOS的S極接電源VDD，NMOS管的S極接地。68圖5-13CMOS非門電路5.1.3集成邏輯門電路2）CMOS與非門CMOS與非門電路結構如圖5-14所示。VT1、VT2為PMOS管，VT3、VT4為NMOS管。VT1和VT4的連接如同一個CMOS非門，VT2和VT3的連接也如同一個CMOS非門。69圖5-14CMOS與非門電路5.1.3集成邏輯門電路3）CMOS或非門CMOS或非門，其電路結構圖如圖5-15所示。其中VT1，VT2為PMOS，VT3，VT4是NMOS。70圖5-15CMOS或非門電路5.1.3集成邏輯門電路4）CMOS傳輸門CMOS傳輸門（TransmissionGate）是一種既可以傳送數(shù)字信號又可以傳輸模擬信號的可控開關電路。CMOS傳輸門由一個PMOS和一個NMOS管并聯(lián)構成，其具有很低的導通電阻（幾百歐）和很高的截止電阻（大于109歐）。CMOS傳輸門電路和邏輯符號如圖5-16所示。71圖5-16CMOS傳輸門電路和邏輯符號5.1.3集成邏輯門電路3．集成邏輯門電路使用注意事項1)使用TTL集成邏輯門電路的注意事項(1)TTL集成邏輯門電路對電源電壓要求嚴格，電源電壓不能高于5.5V，不能將電源與地顛倒錯接，否則將會因為電流過大造成器件損壞。對此可以為電源串接一個二極管加以保護。(2)電路的各輸入端不能直接與高于5.5V和低于-0.5V的低內阻電源連接，因為低內阻電源能提供較大的電流，導致器件過熱而燒壞。(3)除三態(tài)門和集電極開路門電路外，輸出端不允許并聯(lián)使用。(4)輸出端不允許與電源或地短路，否則可能造成器件損壞，但可以通過電阻與地相連，提高輸出電平。一般可以串接一個2kΩ左右的電阻。725.1.3集成邏輯門電路(5)在電源接通時，不要移動或插入集成電路，因為電流的沖擊可能會造成其永久性損壞。(6)多余的輸入端最好不要懸空。雖然懸空相當于高電平，并不影響與非門的邏輯功能，但懸空容易受干擾，有時會造成電路的誤動作。多余輸入端一般不采用懸空辦法，而是根據(jù)需要加以處理。例如，與門、與非門的多余輸入端可直接接到VCC上；也可將不同的輸入端通過一個公用電阻(幾千歐)連到VCC上；或將多余的輸入端和使用端并聯(lián)。不用的或門和或非門等器件的所有輸入端接地，也可將它們的輸出端連到不使用的與門輸入端上。735.1.3集成邏輯門電路2)使用CMOS集成邏輯門電路的注意事項CMOS集成邏輯門電路由于輸入電阻很高，因此極易接收靜電電荷。為了防止產生靜電擊穿，生產CMOS時，在輸入端都要加上標準保護電路，但這并不能保證絕對安全，因此使用CMOS集成邏輯門電路時，要遵循以下注意事項。(1)存放CMOS集成邏輯門電路時要屏蔽，一般放在金屬容器中，也可以用金屬箔將引腳短路。(2)CMOS集成邏輯門電路可以在很寬的電源電壓范圍內提供正常的邏輯功能，但電源的上限電壓(實時瞬態(tài)電壓)不得超過電路允許的極限值，電源的下限電壓(實時瞬態(tài)電壓)不得低于系統(tǒng)工作所必需的電源電壓最低值Vmin，更不得低于VSS。(3)組裝調試CMOS集成邏輯門電路時，所有的儀器儀表、電路板等要可靠接地。還要注意輸入端的靜電防護和過流保護。(4)多余輸入端不能懸空。應根據(jù)電路的邏輯功能需要分情況加以處理。例如，與門和與非門的多余輸入端應接到VDD或高電平上；或門和或非門的多余輸入端應接到低電平上；如果電路的工作速度不高，不需要特別考慮功耗，也可以將多余的輸入端和使用端并聯(lián)。74任務5.1基本邏輯門電路的測試任務實施：任務目標(1)熟悉TTL中小規(guī)模集成邏輯門電路的外形、引腳和使用方法。(2)掌握常用電路的邏輯功能及測試方法。(3)熟悉OC門、三態(tài)門的邏輯功能及仿真測試方法。設備要求(1)PC一臺。(2)Multisim軟件。75任務5.1基本邏輯門電路的測試實施步驟1．認識常用的數(shù)字集成邏輯門電路型號及引腳利用集成邏輯門電路芯片搭建數(shù)字電路，關鍵是熟悉數(shù)字集成邏輯門電路的功能和引腳排列。常用的TTL邏輯門有74LS08(與門)、74LS32(或門)、74LS04(非門)、74LS00(與非門)、74LS02(或非門)、74LS86(異或門)等；常用的CMOS邏輯門有CC4081(74HC08)(與門)、CC4071(74HC32)(或門)、CC4069(74HC04)(非門)、CC4011(74HC00)(與非門)、CC4001(74HC02)(或非門)、CC403(74HC86)(異或門)。76任務5.1基本邏輯門電路的測試77圖5-17小規(guī)模集成邏輯門電路的型號和引腳排列圖任務5.1基本邏輯門電路的測試2．常用的門電路邏輯功能仿真測試1)與非門電路邏輯功能仿真測試與非門電路邏輯功能仿真測試電路如圖5-18所示。78圖5-18與非門電路邏輯功能仿真測試圖任務5.1基本邏輯門電路的測試(1)打開Multisim軟件。參考圖5-18放置(Place)TTL器件74LS00于工作區(qū)域。(2)在儀表(Instruments)工作欄中放置邏輯轉換儀(Logicconverter)于工作區(qū)域。(3)如圖5-18所示，連接電路，并打開邏輯轉換儀。(4)單擊圖5-18中邏輯轉換儀中的

按鈕，得到74LS00的真值表。(5)將測試結果填入表5-15中。結論：根據(jù)真值表，寫出邏輯表達式為F=

，則74LS00為

門電路。它的內部封裝了

個門電路，其中

(填引腳號)分別是各個門的輸入端，

(填引腳號)分別是與其相對應的輸出端。7974LS00邏輯功能測試結果ABY00

01

10

11

任務5.1基本邏輯門電路的測試2)異或門電路邏輯功能仿真測試同以上步驟，將圖5-18所示電路中的74LS00換為74LS86，連接電路，將測試結果填入表5-16中。結論：根據(jù)真值表，寫出邏輯表達式為F=

，則74LS86為

門電路。它的內部封裝了

個門電路。其中

(填引腳號)分別是各門的輸入端，

(填引腳號)分別是與其相對應的輸出端。8074LS86邏輯功能測試結果ABY00

01

10

11

任務5.1基本邏輯門電路的測試3)OC門電路邏輯功能仿真測試(1)打開Multisim軟件，參考圖5-19分別放置TTL器件(PlaceTTL→74LS)74LS01、電源VCC和地(PlaceSource→POWER_SOURCES)、雙路轉換開關(PlaceBasic→SWITCH→SPDT)和指示燈(PlaceIndicator→PROBE)于工作區(qū)域。(2)如圖5-19所示，連接電路，運行(RUN)仿真。81圖5-1974LS01與非OC門電路邏輯功能仿真測試圖任務5.1基本邏輯門電路的測試(3)分別將雙路轉換開關S1、S2轉向VCC(高電平1)和GND(低電平0)，觀察輸出邏輯狀態(tài)，并填入表5-17中。根據(jù)真值表可以看出，74LS01的邏輯功能是Y=

。8274LS01邏輯功能測試結果ABY00

01

10

11

任務5.1基本邏輯門電路的測試(4)按圖5-20重新連接電路，按表5-18中數(shù)據(jù)改變輸入狀態(tài)，觀察輸出邏輯狀態(tài)，填入表5-18中。83圖5-20OC門“線與”邏輯功能仿真測試任務5.1基本邏輯門電路的測試74LS01OC門“線與”邏輯功能測試結果ABCDYABCDY0000

0010

0100

0110

1000

1010

1100

1110

0001

0011

0101

0111

1001

1011

1101

1111

84表5-1874LS01線與OC門電路真值表OC門電路的正確接法是：

；輸出Y的邏輯表達式為Y=

。所以OC門電路可以實現(xiàn)

功能。任務5.1基本邏輯門電路的測試4)三態(tài)門電路邏輯功能仿真測試(1)打開Multisim軟件，按圖5-21連接仿真測試電路。(2)分別將使能端接高電平和低電平，觀察輸出邏輯狀態(tài)，填入表5-19中。結論：當EN為高電平時，輸出狀態(tài)

(變化/不變化)，輸出為

(0/1/高阻)；當EN為低電平時，輸出狀態(tài)

(變化/不變化)。其邏輯表達式為

。74LS126是使能端

(高電平/低電平)有效的三態(tài)門。85表5-1574LS126邏輯功能測試結果ENAY10

11

00

01

任務5.2邏輯函數(shù)化簡

任務分析：前面介紹的各種邏輯運算用于表示輸入邏輯變量與輸出邏輯變量的邏輯關系。邏輯函數(shù)反映輸出邏輯變量隨著輸入邏輯變量的變化而變化。對于同一邏輯問題，同一邏輯函數(shù)常有多種表達式，繁簡不一。一般來說，邏輯函數(shù)表達式越簡單，相應的邏輯電路圖越簡單，使用的器件就越少，可以節(jié)省硬件成本，提高電路可靠性，所以有必要進行邏輯函數(shù)化簡。下面介紹公式法和卡諾圖法兩種邏輯函數(shù)化簡的方法。86任務5.2邏輯函數(shù)化簡知識鏈接：5.2.1邏輯函數(shù)基本公式與定律5.2.2邏輯函數(shù)基本運算規(guī)則5.2.3邏輯函數(shù)化簡875.2.1邏輯函數(shù)基本公式與定律

885.2.1邏輯函數(shù)基本公式與定律3．變量與變量的關系邏輯函數(shù)中變量與變量的關系遵循一些基本定律，如表5-21所示。89定律名稱定律(邏輯與)定律(邏輯或)重疊律互補律交換律結合律分配律反演律(摩根定律)吸收律還原律

5.2.1邏輯函數(shù)基本公式與定律

905.2.1邏輯函數(shù)基本公式與定律

915.2.2邏輯函數(shù)基本運算規(guī)則

925.2.2邏輯函數(shù)基本運算規(guī)則

935.2.2邏輯函數(shù)基本運算規(guī)則

945.2.3邏輯函數(shù)化簡

955.2.3邏輯函數(shù)化簡

965.2.3邏輯函數(shù)化簡

975.2.3邏輯函數(shù)化簡

985.2.3邏輯函數(shù)化簡

99輸入輸出ABCY00000011010001101001101111001111表5-17邏輯狀態(tài)表5.2.3邏輯函數(shù)化簡3)卡諾圖卡諾圖中每個小方格代表一個最小項，既不重復又不遺漏，故n變量的卡諾圖，小方塊總數(shù)等于最小項總數(shù)，即2n。卡諾圖兩個相鄰的小方格所代表的最小項具有相鄰性，即只允許一個變量不同。故在進行最小項排列時，輸入變量不是按照二進制數(shù)的順序排列，而是按照循環(huán)碼的順序排列。即二輸入變量二進制數(shù)順序為00→01→11→10。1005.2.3邏輯函數(shù)化簡

1015.2.3邏輯函數(shù)化簡

1025.2.3邏輯函數(shù)化簡5)卡諾圖化簡的步驟利用卡諾圖化簡邏輯函數(shù)的依據(jù)是：具有邏輯相鄰性的最小項可以合并，消去不同的因子。在卡諾圖上能夠直觀地顯示出具有邏輯相鄰性的最小項，當一個邏輯函數(shù)用卡諾圖表示后，即可使用相鄰最小項合并化簡。用卡諾圖化簡邏輯函數(shù)步驟如下。(1)將給定的邏輯函數(shù)轉換成最小項表達式的形式或轉換成與或式形式。(2)將邏輯函數(shù)填入卡諾圖。(3)合并最小項。找出相鄰的最小項，將2個、4個、8個或2n個相鄰的最小項合并，保留相同的變量，消掉不同的變量。合并通常采用畫包圍圈的方法來實現(xiàn)。畫包圍圈時應遵循的原則如下：①圈內方格數(shù)必須是2n個，n=0,1,2,…；②相鄰包括上下底相鄰、左右邊相鄰和四角相鄰；③同一方格可以被重用，但重用時新圈中一定要有新成員加入，否則新圈就是多余的；④每個圈內的方格數(shù)盡可能多，圈的總個數(shù)盡可能少。(4)寫出最簡與或表達式。將所有包圍圈對應的乘積項相加。103104圖5-25相鄰最小項合并的典型情況5.2.3邏輯函數(shù)化簡

1055.2.3邏輯函數(shù)化簡

1065.2.3邏輯函數(shù)化簡

107一個函數(shù)的最簡“與-或”表達式不一定是唯一的5.2.3邏輯函數(shù)化簡6)無關項在邏輯函數(shù)化簡中的應用所謂無關項，是指邏輯函數(shù)中可以隨意取值(可以為0，也可以為1)或不會出現(xiàn)的變量取值所對應的最小項，也稱為約束項或任意項。例如，規(guī)定A=1表示電梯上升，B=1表示電梯下降，C=1表示電梯停止。因為電梯同時只能工作在一種工作狀態(tài)下，所以ABC不能有兩個或以上同時為1。即ABC取值只能是001、010、100三種情況中的一種，不能出現(xiàn)000、011、101、110、111。情況不會出現(xiàn)或不允許出現(xiàn)，對應的最小項屬于無關項。用符號“φ”、“×”表示。在邏輯函數(shù)的化簡中，合理利用無關項可以得到更加簡單的邏輯表達式，其相應的邏輯電路也更簡單。在化簡過程中，無關項的取值可視具體情況取0或取1。1085.2.3邏輯函數(shù)化簡

1095.2.3邏輯函數(shù)化簡

110任務5.2邏輯函數(shù)化簡任務實施:任務目標能夠正確使用Multisim中的邏輯轉換儀化簡邏輯函數(shù)，以驗證化簡結果。設備要求(1)PC一臺。(2)Multisim軟件。111任務5.2邏輯函數(shù)化簡

112任務5.2邏輯函數(shù)化簡

113任務5.2邏輯函數(shù)化簡2．帶約束條件的邏輯函數(shù)化簡(1)打開Multisim軟件。(2)用鼠標單擊Instruments(儀表)中的Logicconverter(邏輯轉換儀)，并拉至工作區(qū)域。(3)雙擊邏輯轉換儀，輸入待化簡的函數(shù)式，式中的非號用“’”代替。驗證例5-6中帶約束條件的邏輯函數(shù)的化簡。在邏輯轉換儀左側框中選擇A、B、C、D，如圖5-33所示。114任務5.2邏輯函數(shù)化簡

115任務5.3設計三人投票表決器任務分析:三人投票表決器是指三人通過投票表決是否能夠通過某項決策，若兩人及以上同意，即決策通過，反之不通過。將三人分別用A、B、C表示，1表示同意，0表示不同意；決策用Y表示，1表示通過，0表示不通過。通過此方法將實際問題轉換成邏輯問題并進行分析。116任務5.3設計三人投票表決器知識鏈接:5.3.1邏輯函數(shù)的描述方法5.3.2組合邏輯電路分析1175.3.1邏輯函數(shù)的描述方法邏輯函數(shù)有多種描述方法，常用的有邏輯函數(shù)表達式、真值表、邏輯電路圖及卡諾圖。各種描述方法之間可以相互轉換。1．真值表真值表是由輸入變量的所有可能取值組合及其對應的函數(shù)值所構成的表格。對于上述的三人投票表決器，列出此邏輯問題對應的真值表118ABCY000000100100011110001011110111115.3.1邏輯函數(shù)的描述方法

1195.3.1邏輯函數(shù)的描述方法

1205.3.2組合邏輯電路分析組合邏輯電路是由各種邏輯門電路組合而成的，特點是電路某一時刻的輸出狀態(tài)只取決于該時刻的輸入信號，與前一時刻的輸入信號無關。即組合邏輯電路不包括具有記憶功能的存儲電路，這是與數(shù)字電路中另一大類電路(時序邏輯電路)最大的區(qū)別。組合邏輯電路一般包括多個輸入、一個或多個輸出，如圖5-36所示。1215.3.2組合邏輯電路分析1．組合邏輯電路的分析當給定一個組合邏輯電路圖后，通過分析電路清楚其實現(xiàn)的邏輯功能。一般的分析步驟為：首先，根據(jù)組合邏輯電路圖，從輸入端逐級寫出對應的邏輯函數(shù)表達式，直到輸出端，并列出最終的邏輯函數(shù)表達式；然后運用公式法或卡諾圖法進行化簡，得到最簡與或表達式；根據(jù)最簡與或表達式列出真值表；最后根據(jù)真值表或邏輯函數(shù)表達式進行分析，明確電路的邏輯功能，如圖5-37所示。1225.3.2組合邏輯電路分析例5-8分析圖5-38所示的組合邏輯電路對應的邏輯功能。解：(1)根據(jù)組合邏輯電路圖，從輸入端逐級寫出對應的邏輯函數(shù)表達式，直到輸出端，并列出最終的邏輯函數(shù)表達式。123

ABY000011101110（4）根據(jù)真值表或邏輯表達式進行分析，邏輯電路有異或的功能。5.3.2組合邏輯電路分析例5-9分析圖5-39所示的組合邏輯電路對應的邏輯功能。124解：(1)根據(jù)組合邏輯電路圖，從輸入端逐級寫出對應的邏輯函數(shù)表達式，直到輸出端，并列出最終的邏輯函數(shù)表達式，然后運用公式法或卡諾圖法進行化簡。5.3.2組合邏輯電路分析

125(2)根據(jù)邏輯函數(shù)表達式列出真值表ABCYABCY00001001001110100101110001101111(3)根據(jù)真值表或邏輯函數(shù)表達式進行分析，邏輯電路功能為：當輸入項A、B、C中有奇數(shù)個1時，輸出結果Y為1，即判奇功能。5.3.2組合邏輯電路分析2．組合邏輯電路的設計當給定一個具體的邏輯問題時，可以根據(jù)邏輯功能要求，進行組合邏輯電路設計。一般的設計步驟為：首先，根據(jù)邏輯功能要求，將問題抽象成真值表；然后根據(jù)真值表寫出對應的邏輯函數(shù)表達式；最后根據(jù)化簡后的邏輯簡表達式，選擇合適的器件搭建組合邏輯電路，如圖5-40所示。1265.3.2組合邏輯電路分析

127ABCS0000010110011110圖5-41異或門構成的邏輯電路圖5.3.2組合邏輯電路分析

128圖5-42與非門構成的半加器邏輯電路圖任務5.3設計三人投票表決器任務實施：任務目標(1)掌握組合邏輯電路分析方法，能夠寫出邏輯函數(shù)表達式、測試電路邏輯功能。(2)掌握組合邏輯電路設計方法，能夠根據(jù)邏輯功能要求及給定器件，設計組合邏輯電路圖。設備要求(1)PC一臺。(2)Multisim軟件。129任務5.3設計三人投票表決器實施步驟1．組合邏輯電路的分析(1)打開Multisim軟件，驗證例5-9中組合邏輯電路(見圖5-39)對應的邏輯功能。(2)按圖5-43連接仿真測試電路，用邏輯轉換儀，測試輸出Y與輸入A、B、C的邏輯關系。130圖5-43Multisim繪制組合邏輯電路仿真測試圖任務5.3設計三人投票表決器(3)打開邏輯轉換儀進行測試，單擊

按鈕，得到真值表，如圖

5-44所示。再單擊

按鈕，得到最簡與或表達式F=

。(注意：軟件中的非號用“’”代替)(4)從真值表中可以看出，在三個輸入變量中，若有奇數(shù)個1，則輸出Y為

，否則為

。所以電路的邏輯功能是判奇。131任務5.3設計三人投票表決器2．組合邏輯電路的設計1)三人投票表決器設計設計一個三人投票表決器，實現(xiàn)三人通過投票表決是否能夠通過某項決策，若兩人及以上同意，則決策通過，反之不通過。將三人分別用A、B、C表示，1表示同意，0表示不同意；決策用Y表示，1表示通過，0表示不通過。(1)根據(jù)邏輯問題進行抽象，列出真值表，填入表5-28中。

(2)根據(jù)真值表，寫出邏輯函數(shù)表達式Y=

。(3)用74LS08二輸入與門和74LS32二輸入或門實現(xiàn)邏輯功能。畫出組合邏輯電路圖，并在Multisim中進行仿真驗證，見圖5-45。(4)打開邏輯轉換儀進行測試，單擊

按鈕，得到真值表，與表

5-28所示的真值表進行比較，驗證設計結果的正確性。132任務5.3設計三人投票表決器2)全加器設計設計一個全加器(考慮低位過來的進位)，該電路有三個輸入端(A、B、Ci-1)和兩個輸出端(Co、S)。其中A、B為兩個一位二進制數(shù)，Ci-1為低位過來的進位；Co為本位加法進位信號，S為兩個輸入端本位加和。(1)根據(jù)邏輯問題進行抽象，列出真值表，填入表5-29中。(2)根據(jù)真值表，寫出邏輯函數(shù)表達式Co=

，S=

。(3)若電路功能用74LS00二輸入與非門和74LS86二輸入異或門實現(xiàn)，需將Co和S的表達式化簡變換為與非-與非表達式或異或表達式，則有Co=

，

S=

。(4)畫出組合邏輯電路圖，并在Multisim中進行仿真驗證(5)分別轉換開關S1、S2、S3，對照表4-23所示的真值表進行比較，驗證設計結果的正確性。133實訓5三人投票表決器的設計與測試實訓5.1設計指標(1)了解與門、或門、非門等邏輯門電路。(2)會識別、選購常用電路元器件，掌握常用電路元器件的檢測方法。(3)認識用到的芯片功能，并能夠正確判斷芯片引腳。(4)理解組合邏輯電路設計步驟，能夠用基本邏輯門電路芯片進行三人投票表決器設計。(5)能夠通過測試論證設計的正確性，會根據(jù)電路原理及測試結果分析故障產生原因。實訓5.2設計任務設計一個三人投票表決器，實現(xiàn)三人通過投票表決是否能夠通過某項決策，若兩人及以上同意，則決策通過，反之不通過。(1)熟悉各集成邏輯元器件的性能，元器件安裝符合工藝要求。(2)熟悉74LS00、74LS20等芯片各引腳的功能及內部結構，學會使用各集成芯片組成邏輯電路。(3)學會真值表、邏輯函數(shù)表達式與邏輯電路圖之間的相互轉換。(4)完成三人投票表決器的組合邏輯電路設計、安裝與調試。134實訓5三人投票表決器的設計與測試實訓5.3設計要求(1)三人各有一個表決器按鈕。(2)三人中有兩人及以上表決通過，決策才通過。(3)用與非門來實現(xiàn)。135實訓5三人投票表決器的設計與測試實訓5.4設計步驟1．三人投票表決器組合邏輯電路設計將三人分別用A、B、C表示，1表示同意，0表示不同意；決策用Y表示，1表示通過，0表示不通過。(1)根據(jù)邏輯問題進行抽象，列出真值表，填入表5-31中。

(2)根據(jù)真值表，寫出邏輯函數(shù)表達式Y=

。(3)把以上表達式化簡變換為最簡與非表達式Y=

。(4)在圖5-47中補充出完整的組合邏輯電路圖。136實訓5三人投票表決器的設計與測試2．三人投票表決器的制作1)所用器材與設備(1)直流穩(wěn)壓電源1臺。(2)通用面包板1塊。(3)二輸入端四與非門74LS001片。(4)四輸入端二與非門74LS201片。(5)14引腳IC插座2個。(6)發(fā)光二極管1個。(7)導線、電阻、按鍵若干。2)三人投票表決器的制作步驟(1)根據(jù)圖5-47所示的組合邏輯電路圖和提供的器材，完成實驗電路，如圖5-48所示。(2)根據(jù)圖5-48，按工藝要求完成電路制作。137思考與練習5

138思考與練習5

139思考與練習5

140項目六

多路搶答器電路的設計與測試學習目標：知識目標：

熟悉典型的編碼器、譯碼器集成電路引腳功能及使用方法。

了解數(shù)據(jù)選擇器和分配器的基本原理和使用方法。技能目標：

能夠根據(jù)邏輯功能及特性選用和代換集成電路。

能夠進行中規(guī)模集成電路設計。142項目背景：搶答器主要由搶答開關陣列、優(yōu)先編碼器、鎖存器、七段譯碼器、七段數(shù)碼顯示器和解鎖電路等組成。其中優(yōu)先編碼器用于判斷搶答選手的編號；鎖存器對編號進行鎖存，禁止其他選手搶答；七段譯碼器和七段數(shù)碼顯示器用于在數(shù)碼管上顯示搶答選手的編號；解鎖電路用于在下一輪搶答開始時通過按鍵解鎖電路，使之恢復到允許搶答的狀態(tài)。搶答器組成框圖如圖6-1所示。143圖6-1搶答器組成框圖任務6.1編碼器邏輯功能測試144任務分析：在日常生活中，編碼隨處可見，例如，為學生分配學號，為手機用戶分配不同的手機號碼等都是編碼。能夠實現(xiàn)編碼的電路稱為編碼器。在數(shù)字電路中，一般采用二進制編碼。編碼器就是一種能夠將各種數(shù)碼、符號轉換成二進制數(shù)輸出的器件。計算機的輸入設備鍵盤中就含有編碼器，按下一個鍵就會產生一個對應的二進制數(shù)輸入計算機中。常見的編碼器包括普通編碼器和優(yōu)先編碼器。本任務通過介紹一些常見的編碼器，來講解編碼器的相關知識。任務6.1編碼器邏輯功能測試145知識鏈接：6.1.1編碼器6.1.2優(yōu)先編碼器6.1.1編碼器146在普通編碼器中，任一時刻只允許一個編碼信號輸入，否則輸出將會發(fā)生混亂。即編碼器有若干個輸入時，在某一時刻只有一個輸入信號被轉換為二進制數(shù)。假設一個編碼器有N個輸入端和n個輸出端，則輸出端與輸入端之間應滿足關系N≤2n。因為二進制只有0和1兩個數(shù)碼，所以n位二進制數(shù)最多可以表示2n個值。例如：8線-3線編碼器有8個輸入、3位二進制數(shù)(23)輸出10線-4線編碼器有10個輸入、4位二進制碼(24)輸出。1471．8線-3線編碼器的真值表編碼器8個輸入表示0～7八個不同工作狀態(tài)，分別用I0～I7表示，當輸入某一狀態(tài)時用高電平1表示，其他未輸入狀態(tài)用低電平0表示。3個輸出表示輸入