數(shù)字電路與邏輯設(shè)計(jì)習(xí)題及參考答案全套

PAGE42-數(shù)字電路與邏輯設(shè)計(jì)習(xí)題及參考答案一、選擇題1.以下表達(dá)式中符合邏輯運(yùn)算法則的是D。A.C·C=C2B.1+1=10C.0<1D.A+1=12.一位十六進(jìn)制數(shù)可以用C位二進(jìn)制數(shù)來表示。A.１B.２C.４D.163.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有D個(gè)變量取值組合？A.nB.2nC.n2D.2n4.邏輯函數(shù)的表示方法中具有唯一性的是A。A.真值表B.表達(dá)式C.邏輯圖D.狀態(tài)圖5.在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無符號(hào)整數(shù)是D。A.（256）10B.（127）10C.（128）10D.（255）106.邏輯函數(shù)F==A。A.BB.AC.D.7．求一個(gè)邏輯函數(shù)F的對(duì)偶式，不可將F中的B。A.“·”換成“+”，“+”換成“·”B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”，“1”換成“0”8．A+BC=C。A.A+BB.A+CC.（A+B）（A+C）D.B+C9．在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。DA．全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是110．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯1。AA．全部輸入是0B.全部輸入是1C.任一輸入為0，其他輸入為1D.任一輸入為111．十進(jìn)制數(shù)25用8421BCD碼表示為B。A.10101B.00100101C.100101D.1010112．不與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為C。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下參數(shù)不是矩形脈沖信號(hào)的參數(shù)D。A.周期B.占空比C.脈寬D.掃描期14．與八進(jìn)制數(shù)(47.3)8等值的數(shù)為：BA.(100111.0101)2B.(27.6)16C.(27.3)16D.(100111.101)215.常用的BCD碼有D。A.奇偶校驗(yàn)碼B.格雷碼C.ASCII碼D.余三碼16.下列式子中，不正確的是(B)A.A+A=A B.C.A0=A D.A1=17.下列選項(xiàng)中，______是TTLOC門的邏輯符號(hào)。(C)18.下列選項(xiàng)中，敘述不正確的是(B)A.接入濾波電容引入是消除競(jìng)爭(zhēng)冒險(xiǎn)的方法之一。B.引入選通脈沖不能消除競(jìng)爭(zhēng)冒險(xiǎn)。C.修改邏輯設(shè)計(jì)，增加冗余項(xiàng)是常用的消除競(jìng)爭(zhēng)冒險(xiǎn)的方法。D.化簡(jiǎn)電路，減少邏輯器件數(shù)目，不能消除競(jìng)爭(zhēng)冒險(xiǎn)。19.下列選項(xiàng)中，不能實(shí)現(xiàn)Qn+1=。(D)20.下列選項(xiàng)中，敘述不正確的是(B)A.任意兩個(gè)不同的最小項(xiàng)之積，值恒為0。B.RAM的特點(diǎn)是一旦停電，所存儲(chǔ)的內(nèi)容不會(huì)丟失。C.在邏輯代數(shù)中，常用的邏輯運(yùn)算是與非、或非、與或非、異或等。D.單向?qū)щ娞匦允前雽?dǎo)體二極管最顯著的特點(diǎn)。21.n位二進(jìn)制計(jì)數(shù)器的模為(B)A.n2B.2nC.n2+1 D.2n+122.下列選項(xiàng)中，______不是單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)。(A)A.有一個(gè)穩(wěn)定狀態(tài)，有兩個(gè)暫穩(wěn)狀態(tài)。B.暫穩(wěn)狀態(tài)維持一段時(shí)間后，將自動(dòng)返回穩(wěn)定狀態(tài)。C.暫穩(wěn)狀態(tài)時(shí)間的長(zhǎng)短與觸發(fā)脈沖無關(guān)，僅決定于電路本身的參數(shù)。D.在外來觸發(fā)脈沖的作用下，能夠由穩(wěn)定狀態(tài)翻轉(zhuǎn)到暫穩(wěn)狀態(tài)。23.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=·+·A0，應(yīng)使(D)A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=024.在下列邏輯電路中，是時(shí)序邏輯電路的有(B)A.加法器 B.讀/寫存儲(chǔ)器C.編碼器 D.數(shù)值比較器25.

函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）26．8線—3線優(yōu)先編碼器的輸入為I0—I7，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（C）。A．111B.010C.000D.10127．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（C）個(gè)。A．16B.2C.4D.828.有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（A）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--011129．已知74LS138譯碼器的輸入三個(gè)使能端（E1=1，E2A=E2B=0）時(shí)，地址碼A2A1A0=011，則輸出Y7～Y0是(C)。A.11111101B.10111111C.11110111D30.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有(D)種。

A．15

B．831.隨機(jī)存取存儲(chǔ)器具有(A)功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫32．N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為(D)的計(jì)數(shù)器。000001010011100101110111A.NB.2NC.N00000101001110010111011133．某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為(B)A．八B.五C.四D.三34．已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為(C)。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A．Qn+1＝AB.C.D.Qn+1＝B35．有一個(gè)4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時(shí)，輸出電壓為（A）。A．8.125VB.4VC.6.25VD.9.375V36．函數(shù)F=AB+BC，使F=1的輸入ABC組合為(

D

)

A．ABC=000

B．ABC=01037．已知某電路的真值表如下，該電路的邏輯表達(dá)式為(C)。A．B.C．D．ABCYABCY0000100000111011010011010111111138．四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有(D)個(gè)有效狀態(tài)。A.4B.6C.8D.1639.下列不屬于數(shù)字邏輯函數(shù)的表示方法的是（B）。A.真值表B.占空比C.邏輯表達(dá)式D.邏輯圖40.將（0.706）D轉(zhuǎn)換為二進(jìn)制數(shù)（0.101101001）B，兩者的誤差不大于（A）。A.2-10B.2-9C.2-8D.2-741.下列四個(gè)不同進(jìn)制的無符號(hào)數(shù)中，其值最小的是（C）。A.（11001011）BB.（201）DC.（310）OD.（CA）H42.下列屬于有權(quán)碼的是（A）。A．2421碼B.余3循環(huán)碼C.格雷碼D.ASCⅡ碼43.下列函數(shù)中，是最小項(xiàng)表達(dá)式形式的是（A）。A.B.C.D.44.已知某邏輯電路對(duì)應(yīng)的邏輯函數(shù)表達(dá)式為中，（）的變化可能造成該邏輯電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)（）。A.A變量B.B變量C.C變量D.都不會(huì)

45.

函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）46．8線—3線優(yōu)先編碼器的輸入為I0—I7，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（A）。A．111B.010C47．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（C）個(gè)。A．16B.2C.4D.848．已知74LS138譯碼器的輸入三個(gè)使能端（E1=1，E2A=E2B=0）時(shí)，地址碼A2A1A0=011，則輸出Y7～Y0是(CA.11111101B.10111111C.11110111D.49.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有(D)種。A．15

B．850.已知邏輯函數(shù)與其相等的函數(shù)為（D）。A．B.C.D.51.一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（C）個(gè)數(shù)據(jù)信號(hào)輸出。A.4B.6C.8D.52．四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有(D)個(gè)有效狀態(tài)。A.4B.6C.8D.16

53．N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為(D)的計(jì)數(shù)器。A.NB.2NC.N2D.2N54、.請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路（C）。A、計(jì)數(shù)器B、寄存器C、譯碼器D、觸發(fā)器55、函數(shù)F=AB+BC，使F=1的輸入ABC組合為(

D

)

A．ABC=000

B．ABC=01056、要實(shí)現(xiàn),JK觸發(fā)器的J、K取值應(yīng)為（B）。A．J=0，K=0B.J=1，K=1C.J=1，K=0D.57、在下列邏輯電路中，不是組合邏輯電路的有（A）。A.寄存器B.編碼器C.全加器D.譯碼器58、欲使D觸發(fā)器按Qn+1=Qn工作，應(yīng)使輸入D=（C）。A.0B.1C.Q59、不與十進(jìn)制數(shù)（53.5）10等值的數(shù)或代碼為（C）。A.(01010011.0101)8421BCDB.(35.8)16C.(110101.11)2D60.四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有(D)個(gè)有效狀態(tài)。A.4B.6C.8D.1661、函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）62、已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為(C)。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A．Qn+1＝AB.C.D.Qn+1＝B63、設(shè)圖中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下,輸出電壓波形恒為0的是：（C）圖。ABCD

64．邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為（c）。A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m65.ABF測(cè)得某邏輯門輸入A、B和輸出F的波形下圖所示，則F（A，B）的表達(dá)式為（CABFABABA、F=ABB、F=A+BC、F=A⊕BD、F=66．的反函數(shù)為=（B）。（A）(B)(C)(D)67．下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有C。A.Y=+ABB.Y=AB+CC.Y=AB+ABD.Y=(A+)B68．用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使A。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=069．欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端B。A.J=Q,K=B.J=,K=QC.J=Q,K=1D.J=0,K=Q70．把一個(gè)八進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到D進(jìn)制計(jì)數(shù)器。A.8B.4C.1271．下列邏輯電路中為時(shí)序邏輯電路的是C。A.譯碼器B.加法器C.計(jì)數(shù)器D.數(shù)據(jù)選擇器72．以下式子中不正確的是（C）a．1?A＝Ab．A＋A=Ac．d．1＋A＝173．已知下列結(jié)果中正確的是（C）a．Y＝Ab．Y＝Bc．Y＝A＋Bd．74．以下錯(cuò)誤的是（B）a．?dāng)?shù)字比較器可以比較數(shù)字大小b．實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器c．實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來自低位的進(jìn)位相加的電路叫全加器d．編碼器可分為普通全加器和優(yōu)先編碼器75.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有D個(gè)變量取值組合？A.nB.2nC.n2D.2的n次方76．邏輯函數(shù)的表示方法中具有唯一性的是A。A.真值表B.表達(dá)式C.邏輯圖D.以上都具有唯一性77．一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（C）個(gè)。A.1B.2C.78．五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為D。A.5B.10C.25

79.表示十六進(jìn)制數(shù)16個(gè)數(shù)碼，需要二進(jìn)制數(shù)碼的位數(shù)是（B）。A．2位B.4位C.3位D.10位80.下列四個(gè)不同進(jìn)制的無符號(hào)數(shù)中，其值最大的是（A）。A．二進(jìn)制數(shù)11001011B.十進(jìn)制數(shù)201C．八進(jìn)制數(shù)310D.十六進(jìn)制數(shù)CA81.邏輯關(guān)系為“一件事情的發(fā)生是以其相反的條件為依據(jù)”的邏輯門是（B）。A．與門B.非門C.異或門D.同或門82下列函數(shù)中，是最小項(xiàng)表達(dá)式形式的是（A）。A.B.Y=ABC+ACDC.Y=ABC+BCD.83.二進(jìn)制8421碼0111對(duì)應(yīng)的余3循環(huán)碼為（CA.0100B.0101C.1111D.001184.已知某邏輯電路對(duì)應(yīng)的邏輯函數(shù)表達(dá)式為中，哪個(gè)變量的變化可能造成該邏輯電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)（A）。A.A變量B.B變量C.C變量D.D變量85.表1所示的某電路的真值表所代表的邏輯功能是（D）。表1某電路的真值表ABCYABCY00011001001010100100110001111111A．奇校驗(yàn)電路B.偶校驗(yàn)電路C.一位全加器D.一位數(shù)值比較器86.下列關(guān)于時(shí)序邏輯電路的特征，描述錯(cuò)誤的是（D）。A．時(shí)序邏輯電路由組合電路和存儲(chǔ)電路組成。B．時(shí)序邏輯電路的狀態(tài)與時(shí)間有關(guān)。C．時(shí)序邏輯電路的輸出信號(hào)由輸入信號(hào)和電路的狀態(tài)共同決定。D．時(shí)序邏輯電路中不含有具有記憶功能的元件。87.下列不屬于觸發(fā)器的描述方式是（D）。A.特性表B.特性方程C.狀態(tài)圖D.狀態(tài)表88.在函數(shù)變換式中，用到的代數(shù)法是（B）。A.分配律B.吸收律C.交換律D.0-1律二、判斷題（正確打√，錯(cuò)誤的打×）1．邏輯變量的取值，１比０大。（X）。2．異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（√）。3．若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（√）。4．因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（X）5．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（√）6．若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（X）7．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（√）8.“0”的補(bǔ)碼只有一種形式。 （√9.卡諾圖中，兩個(gè)相鄰的最小項(xiàng)至少有一個(gè)變量互反。 （√ ）10.用或非門可以實(shí)現(xiàn)3種基本的邏輯運(yùn)算。 （√ ）11.時(shí)鐘觸發(fā)器僅當(dāng)有時(shí)鐘脈沖作用時(shí)，輸入信號(hào)才能對(duì)觸發(fā)器的狀態(tài)產(chǎn)生影響。（√ ）12.采用奇偶校驗(yàn)電路可以發(fā)現(xiàn)代碼傳送過程中的所有錯(cuò)誤。 （X ）13.時(shí)序圖、狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表都可以用來描述同一個(gè)時(shí)序邏輯電路的邏輯功能，它們之間可以相互轉(zhuǎn)換。 （√ ）14.一個(gè)存在無效狀態(tài)的同步時(shí)序電路是否具有自啟動(dòng)功能，取決于確定激勵(lì)函數(shù)時(shí)對(duì)無效狀態(tài)的處理。 （√ ）15.方波的占空比為0.5。（√）16.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。（√）17．格雷碼具有任何相鄰碼只有一位碼元不同的特性。（√）18．八進(jìn)制數(shù)（8）8比十進(jìn)制數(shù)（8）10小。（X）19．在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（√）20．全是由最小項(xiàng)組成的與-或式表達(dá)式，稱最簡(jiǎn)與-或表達(dá)式。（X）21.在若干個(gè)邏輯關(guān)系相同的與-或表達(dá)式中，其中包含的與項(xiàng)數(shù)最少，且每個(gè)與項(xiàng)中變量數(shù)最少的表達(dá)式,稱最小項(xiàng)表達(dá)式。（X）22..時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路組成。（√）23.Mealy型時(shí)序電路：電路輸出是輸入變量與觸發(fā)器狀態(tài)的函數(shù)。（√）24.輸出與輸入有直接的關(guān)系、輸出方程中含輸入變量的是Moore型時(shí)序電路。（X）25.Moore型時(shí)序電路：電路輸出僅僅是觸發(fā)器狀態(tài)的函數(shù)。（√）26.輸出與輸入沒有直接的關(guān)系、輸出方程中不含輸入變量的是Mealy型時(shí)序電路。（X）27.RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能（X）28.構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要3個(gè)觸發(fā)器（√）29．八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。（X）30.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（X）31.JK觸發(fā)器的J=K=1變成T觸發(fā)器。（√）32．在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（√）33.約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作0。（√）34．時(shí)序電路不含有記憶功能的器件。（X）35．RS觸發(fā)器的輸出狀態(tài)QN+1與原輸出狀態(tài)QN無關(guān)。（X）36．優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼.（√）三、填空題1.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、、三種。常用的幾種導(dǎo)出的邏輯運(yùn)算為、、、、。2.邏輯函數(shù)的常用表示方法有、、。3.邏輯代數(shù)中與普通代數(shù)相似的定律有、、。摩根定律又稱為。4.邏輯代數(shù)的三個(gè)重要規(guī)則是、、。5．邏輯函數(shù)F=+B+D的反函數(shù)=。6．邏輯函數(shù)F=A（B+C）·1的對(duì)偶函數(shù)是。7．添加項(xiàng)公式AB+C+BC=AB+C的對(duì)偶式為。8．邏輯函數(shù)F=+A+B+C+D=。9．邏輯函數(shù)F==。10．已知函數(shù)的對(duì)偶式為+，則它的原函數(shù)為。1．布爾與或非與非或非與或非同或異或2．邏輯表達(dá)式真值表邏輯圖3．交換律分配律結(jié)合律反演定律4．代入規(guī)則對(duì)偶規(guī)則反演規(guī)則5．A（C+）6．A+BC+07．（A+B）（+C）（B+C）=（A+B）（+C）8．19．010．描述脈沖波形的主要參數(shù)有、、、、、、。數(shù)字信號(hào)的特點(diǎn)是在上和上都是斷續(xù)變化的，其高電平和低電平常用和來表示。分析數(shù)字電路的主要工具是，數(shù)字電路又稱作。在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制外，還有、、。常用的BCD碼有、、、等。常用的可靠性代碼有、等。幅度、周期、頻率、脈寬、上升時(shí)間、下降時(shí)間、占空比時(shí)間、幅值、1、0邏輯代數(shù)、邏輯電路二進(jìn)制、八進(jìn)制、十六進(jìn)制8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗(yàn)碼

1.將二進(jìn)制數(shù)(111001010.01001)2轉(zhuǎn)換為十六進(jìn)制數(shù)是。2.邏輯函數(shù)的表示方法有。3.數(shù)字系統(tǒng)中常用的各種數(shù)字部件，就其結(jié)構(gòu)和工作原理可分為和兩大類電路。4.常用的數(shù)字邏輯函數(shù)的化簡(jiǎn)方法有和。5.已知函數(shù)L(A,B,C,D)=，將函數(shù)L的最簡(jiǎn)與或表達(dá)式用2輸入的與非門表示是。6.具有置0、置1、保持和翻轉(zhuǎn)功能被稱為全功能觸發(fā)器的是觸發(fā)器。7.圖5為兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，基本RS觸發(fā)器具有置0、置1、保持和狀態(tài)不定四種狀態(tài)。當(dāng)=，=時(shí)，該觸發(fā)器處于置1狀態(tài)。8.某同步時(shí)序邏輯電路的狀態(tài)表如表2所示，若電路初始狀態(tài)為B，輸入序列X=011101，則電路圖產(chǎn)生的輸出響應(yīng)序列為。表2狀態(tài)表 圖5基本RS觸發(fā)器現(xiàn)態(tài)次態(tài)/輸出X=0X=1AB/0C/1BC/1B/0CA/0A/19.已知某時(shí)序邏輯電路的激勵(lì)信號(hào)為和，對(duì)應(yīng)的狀態(tài)方程Q1=。10.在圖6所示的同步時(shí)序邏輯電路的狀態(tài)圖中，需要個(gè)觸發(fā)器來實(shí)現(xiàn)對(duì)應(yīng)的邏輯電路圖，有個(gè)無效狀態(tài)。同步時(shí)序邏輯電路的狀態(tài)圖1.(1CA.48)162.邏輯表達(dá)式、波形圖、真值表和邏輯圖3.組合邏輯電路和時(shí)序邏輯電路4.代數(shù)法和卡諾圖法5.或（答案不唯一）6.JK7.0和18.1111009.10.3和5

1．對(duì)于JK觸發(fā)器，若，則可完成（）觸發(fā)器的邏輯功能。2．將10個(gè)“1”異或起來得到的結(jié)果是（3．基本邏輯運(yùn)算有:（）、或運(yùn)算和非運(yùn)算。4．采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí)，先比較（）位。5．觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、（）、主從型和邊沿型；6．兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是（）加器。7．不僅考慮兩個(gè)本位相加，而且還考慮來自（）相加的運(yùn)算電路，稱為全加器。8．時(shí)序邏輯電路的輸出不僅和該時(shí)刻輸入變量的取值有關(guān)，而且還與（）有關(guān)。9．計(jì)數(shù)器按CP脈沖的輸入方式可分為（）和異步計(jì)數(shù)器。11．一個(gè)JK觸發(fā)器有二個(gè)穩(wěn)態(tài)，它可存儲(chǔ)（）位二進(jìn)制數(shù)。12．把JK觸發(fā)器改成T觸發(fā)器的方法是（）。13．N個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成（）進(jìn)制的計(jì)數(shù)器。14．基本RS觸發(fā)器的約束條件是（）。15.時(shí)序邏輯電路的輸出不僅和該時(shí)刻輸入變量的取值有關(guān)，而且還與（）有關(guān)。

1.T2.03.與運(yùn)算4.最高5.同步型6.半7.低位的進(jìn)位8該時(shí)刻的狀態(tài)9.同步10.卡諾圖11.112.J=K13.2N14.RS＝015.147

1．?dāng)?shù)字電路按照是否有記憶功能通常可分為兩類：組合邏輯電路、時(shí)序邏輯電路。2．主從jk觸發(fā)器解決了同步RS觸發(fā)器的空翻現(xiàn)象。3．把JK觸發(fā)器改成T觸發(fā)器的方法是（J=K）。4．一位8421BCD碼計(jì)數(shù)器至少需要（4）個(gè)觸發(fā)器。5．用n片74VC161十六進(jìn)制的計(jì)數(shù)器構(gòu)成321進(jìn)制的計(jì)數(shù)電路。則n=3。6．（2A4.7C6）、16=（001010100100.01111100011）7．D觸發(fā)器的特征方程是。8．邏輯函數(shù)F=（A+BC）·1的對(duì)偶函數(shù)是F=A(B+C)+0。9．基本RS觸發(fā)器的約束條件是_RS=1_。

1.將二進(jìn)制數(shù)(111001010.01001)2轉(zhuǎn)換為八進(jìn)制數(shù)是。2.常用的數(shù)字邏輯函數(shù)的化簡(jiǎn)方法有和。3.已知函數(shù)L(A,B,C,D)的卡諾圖如圖1所示，函數(shù)L的最簡(jiǎn)與或表達(dá)式是。4.當(dāng)二進(jìn)制數(shù)為負(fù)數(shù)時(shí)，將原碼的數(shù)值位逐位求反，然后在最低位加1，得到。5.將邏輯表達(dá)式變換成，所用到的是邏輯代數(shù)基本定律中的定律。6.具有存儲(chǔ)功能的兩種邏輯單元電路為和。7.某同步時(shí)序邏輯電路的狀態(tài)表如表2所示，若電路初始狀態(tài)為C，輸入序列x=000111，則電路圖產(chǎn)生的輸出響應(yīng)序列為。8.在圖2所示的同步時(shí)序邏輯電路的狀態(tài)圖中，需要個(gè)觸發(fā)器來實(shí)現(xiàn)對(duì)應(yīng)的邏輯電路圖，有個(gè)無效狀態(tài)。9.如將D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器，則J=，K=。10.用74HC139和74HC138構(gòu)成5線-32線譯碼器如圖3所示，其中74HC139和74HC138的功能表如表3和表6所示。當(dāng)輸入信號(hào)B4B3B2B1B0=11000時(shí)，對(duì)應(yīng)的譯碼輸出信號(hào)L0-L31為低電平的輸出信號(hào)是。1.(712.22)82.代數(shù)法和卡諾圖化簡(jiǎn)法3.4.補(bǔ)碼5.對(duì)偶定律或反演定律6.鎖存器和觸發(fā)器7.0011118.3,59.10.L24

1

定點(diǎn)32位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是（

231－1~－231）。

2

CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（IR

），指示下一條指令地址的寄存器是（

PC），保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（

DR）和（

ACC）。

3

浮點(diǎn)加、減法運(yùn)算的步驟是（對(duì)階

）、（尾數(shù)相加減

）、（規(guī)格化

）、（舍入處理

）、（溢出判斷

）。

4

對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（

CACHE）、（

主存）、（外存

）。

5

一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有（數(shù)據(jù)傳送

）、（

數(shù)據(jù)處理）、（數(shù)據(jù)存儲(chǔ)

）、（

程序控制）四大類指令。

6

CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（指令周期

），它通常包含若干個(gè)（機(jī)器周期

），而后者又包含若干個(gè)（節(jié)拍

）。

7

一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。按小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有（

純小數(shù)）和（純整數(shù)

）兩種表示方法。

8

在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為（總線

）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（

數(shù)據(jù)總線）、（

控制總線）、（地址總線

）。9

計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)，即微程序設(shè)計(jì)級(jí)（或邏輯電路級(jí)）、一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、（匯編語(yǔ)言

）級(jí)、（高級(jí)語(yǔ)言

）級(jí)。

10

十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式：（

字符串）形式和（壓縮十進(jìn)制

）形式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。

四、思考題1.邏輯代數(shù)與普通代數(shù)有何異同？2.邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？3.為什么說邏輯等式都可以用真值表證明？4.對(duì)偶規(guī)則有什么用處？1．都有輸入、輸出變量，都有運(yùn)算符號(hào)，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運(yùn)算符號(hào)所代表的意義不同。2．通常從真值表容易寫出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級(jí)推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。3．因?yàn)檎嬷当砭哂形ㄒ恍浴?．可使公式的推導(dǎo)和記憶減少一半，有時(shí)可利于將或與表達(dá)式化簡(jiǎn)。在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？格雷碼的特點(diǎn)是什么？為什么說它是可靠性代碼？奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說它是可靠性代碼？1．因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來表示兩種不同的狀態(tài)。2．格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個(gè)特性使它在形成和傳輸過程中可能引起的錯(cuò)誤較少，因此稱之為可靠性代碼。3．奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過程中1的個(gè)數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯(cuò)誤。五、下列的二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)（1）、1011，（2）、10101，（3）、11111，（4）、100001（1）（1011）2=（11）10（2）（10101）2=（21）10（3）（11111）2=（31）10（4）（100001）2=（33）10六、將下列的十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)（1）、8，（2）、27，（3）、31，（4）、100六、（1）（8）10=（1000）2（2）（27）10=（11011）2（3）（31）10=（11111）2（4）（100）10=（1100100）2七、完成下列的數(shù)制轉(zhuǎn)換（1）、（255）10=（）2=（）16=（）8421BCD（2）、（11010）2=（）16=（）10=（）8421BCD（3）、（3FF）16=（）2=（）10=（）8421BCD（4）、（100000110111）8421BCD=（）10=（）2=（）16七、（1）（255）10=（11111111）2=（FF）16=（001001010101）8421BCD（2）（11010）2=（1A）16=（26）10=（00100110）2（3）（3FF）16=（1111111111）2=（1023）10=（0001000000100011）8421BCD（4）（100000110111）8421BCD=（837）10=（1101000101）2=（345）16八、完成下列二進(jìn)制的算術(shù)運(yùn)算（1）、1011+111，（2）、1000-11，（3）、1101×101，（4）、1100÷100八、（1）（1110）2（2）（101）2（3）（1000001）2（4）（11）2九、設(shè)：，，。已知A、B的波形如圖所示。試畫出Y1、Y2、Y3對(duì)應(yīng)A、B的波形。圖題九寫出圖各邏輯圖的表達(dá)式。十、X=Y=Z=十一、已知真值表如表（a）、(b)，試寫出對(duì)應(yīng)的邏輯表達(dá)式。表題十一（a）表題十一(b)ABCYABCDY0000010100111001011101110110100100000001001000110100010101100111100010011010101111001101111011110000000100110111十一、a）Y=b)Y=十二、公式化簡(jiǎn)下列邏輯函數(shù)（1）、（2）、（3）、（4）、（5）、（6）、（7）、（8）、（9）、（10）、十二、(1)Y=A+B(2)Y=1(3)Y=(4)Y=AD(5)Y=A(6)Y=1(7)Y=A+B+C(8)Y=1(9)Y=(10)Y=十三、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)：（1）、Y（A，B，C）=Σm(0,2,4,7)(2)、Y(A,B,C)=Σm(1,3,4,5,7)(3)、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15)(4)、Y(A,B,C,D)=Σm(1,5,6,7,11,12,13,15)(5)、(6)、(7)、Y（A,B,C）=Σm(0,1,2,3,4)+Σd(5,7)(8)、Y(A,B,C,D)=Σm(2,3,5,7,8,9)+Σd(10,11,12,13,14,15)十三、(1)Y=(2)Y=(3)Y=(4)Y=(5)Y=(6)Y=(7)Y=(8)Y=

１．用邏輯代數(shù)的基本公式和常用公式化簡(jiǎn)下列邏輯函數(shù)：解：２．證明下列異或運(yùn)算公式。解：３．用卡諾圖化簡(jiǎn)下列函數(shù)。解：分別將題中給定的邏輯函數(shù)卡諾圖畫出如圖所示，并化簡(jiǎn)寫出最簡(jiǎn)與或表達(dá)式。化簡(jiǎn)下列函數(shù)1）2）解：(1)(2)分析下圖所示的同步時(shí)序電路寫出觸發(fā)器的輸入激勵(lì)表達(dá)式，輸出表達(dá)式和狀態(tài)轉(zhuǎn)換表（或狀態(tài)轉(zhuǎn)換圖）；說明該電路實(shí)現(xiàn)什么功能？000010001100010110011001100110101000110010111101解：(a) (b) X=0時(shí)，電路為四進(jìn)制加法計(jì)數(shù)器； X=1時(shí)，電路為四進(jìn)制減法計(jì)數(shù)器。

四分析下圖所示的組合邏輯電路畫出輸出F對(duì)輸入Z的定時(shí)關(guān)系圖（假定輸入X和Y都保持高電平，且每個(gè)門電路都有一個(gè)單位時(shí)間的延遲）；判定該電路是否存在有靜態(tài)冒險(xiǎn)問題，如果存在靜態(tài)冒險(xiǎn)，請(qǐng)消除它。解：ZF(1)ZF(2)存在冒險(xiǎn)XZXZYFF五設(shè)計(jì)并實(shí)現(xiàn)一位全減器電路實(shí)現(xiàn)D=A-B-C的功能，其中C是來自低位的借位信號(hào)，D是本位求得的差信號(hào)；電路還要產(chǎn)生向高位借位信號(hào)P。采用門電路實(shí)現(xiàn)該減法器電路（寫出邏輯函數(shù)表達(dá)式，不做圖）；解：CBADP0000000110010110110010011101001100111111六分析下面的電路，完成下面的問題根據(jù)電路，完成給定的時(shí)序圖；畫出其狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。解：000001001010010011011100100001101010110000111000五．分析題1、分析如圖所示組合邏輯電路的功能。1．1、寫出表達(dá)式2、畫出真值表3、當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。

設(shè)計(jì)題：一．要求用與非門設(shè)計(jì)一個(gè)三人表決用的組合邏輯電路圖，只要有2票或3票同意，表決就通過（要求有真值表等）。解：1、畫出真值表2寫出表達(dá)式 3畫出邏輯圖

二.今有A、B、C三人可以進(jìn)入某秘密檔案室，但條件是A、B、C三人在場(chǎng)或有兩人在場(chǎng)，但其中一人必須是A，否則報(bào)警系統(tǒng)就發(fā)出警報(bào)信號(hào)。試：（1）列出真值表；（2）寫出邏輯表達(dá)式并化簡(jiǎn)；（3）畫出邏輯圖。解：設(shè)變量A、B、C表示三個(gè)人，邏輯1表示某人在場(chǎng)，0表示不在場(chǎng)。F表示警報(bào)信號(hào)，F(xiàn)=1表示報(bào)警，F(xiàn)=0表示不報(bào)警。根據(jù)題意義，列出真值表ABCF00000101001110010111011101111000由出真值表寫出邏輯函數(shù)表達(dá)式，并化簡(jiǎn)畫出邏輯電路圖FFBCA11&=1≥1&

試畫出圖3所示時(shí)序電路的狀態(tài)轉(zhuǎn)換圖，并畫出對(duì)應(yīng)于CP（圖4所示）的Q1、Q0和輸出Z的波形。設(shè)電路的初始狀態(tài)為00圖3圖4解：該電路中各觸發(fā)器的驅(qū)動(dòng)方程分別為：該電路的狀態(tài)方程和輸出方程分別為：；；根據(jù)狀態(tài)方程和輸出方程課畫出該電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，如下：電路的波形圖如右：試分析圖題四所示的時(shí)序電路（步驟要齊全）。圖題四解：驅(qū)動(dòng)方程：J0=，K0=1；狀態(tài)方程：Q0n+1=J1=Q0n，K1=1；Q1n+1=Q0n狀態(tài)轉(zhuǎn)換表：