SOI器件和電路制造工藝

SOI器件和電路制造工藝1編輯pptSOI器件和電路制造工藝1編輯ppt主要內(nèi)容集成電路制備工藝SOI的挑戰(zhàn)與機遇SOI器件和電路制備技術幾種新型SOI電路制備技術2編輯ppt主要內(nèi)容集成電路制備工藝2編輯ppt集成電路設計與制造的主要流程框架設計芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試

系統(tǒng)需求3編輯ppt集成電路設計與制造的主要流程框架芯片檢測單晶、外延材料芯片制—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復20-30次AA4編輯ppt—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的集成電路芯片的顯微照片5編輯ppt集成電路芯片的顯微照片5編輯ppt集成電路的內(nèi)部單元(俯視圖)6編輯ppt集成電路的內(nèi)部單元(俯視圖)6編輯pptN溝道MOS晶體管7編輯pptN溝道MOS晶體管7編輯pptCMOS集成電路(互補型MOS集成電路)：目前應用最為廣泛的一種集成電路，約占集成電路總數(shù)的95%以上。8編輯pptCMOS集成電路(互補型MOS集成電路)：目前應用最為廣泛的集成電路制造工藝前工序后工序輔助工序9編輯ppt集成電路制造工藝前工序9編輯ppt前工序：集成電路制造工序圖形轉換：將設計在掩膜版(類似于照相底片)上的圖形轉移到半導體單晶片上摻雜：根據(jù)設計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜10編輯ppt前工序：集成電路制造工序圖形轉換：將設計在掩膜版(類似于照相圖形轉換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入退火擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射前工序：集成電路制造工序11編輯ppt圖形轉換：前工序：集成電路制造工序11編輯ppt

后工序劃片封裝測試老化篩選12編輯ppt后工序劃片12編輯ppt輔助工序超凈廠房技術超純水、高純氣體制備技術光刻掩膜版制備技術材料準備技術13編輯ppt輔助工序超凈廠房技術13編輯ppt隔離技術PN結隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離14編輯ppt隔離技術PN結隔離14編輯ppt15編輯ppt15編輯pptLOCOS隔離工藝16編輯pptLOCOS隔離工藝16編輯ppt溝槽隔離工藝17編輯ppt溝槽隔離工藝17編輯ppt接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料但Al連線也存在一些比較嚴重的問題電遷移嚴重、電阻率偏高、淺結穿透等Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經(jīng)開發(fā)成功目前，互連線已經(jīng)占到芯片總面積的70～80%；且連線的寬度越來越窄，電流密度迅速增加18編輯ppt接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料18編SOI

挑戰(zhàn)與機遇19編輯pptSOI

挑戰(zhàn)與機遇19編輯ppt1947年12月Schockley等三人發(fā)明晶體管，1956年獲得諾貝爾獎晶體管和集成電路的發(fā)明拉開了人類信息時代的序幕1958年Kilby發(fā)明第一塊集成電路，2000年獲諾貝爾物理學獎20編輯ppt1947年12月Schockley等三人發(fā)明晶體管，1956微處理器的性能80808086802868038680486PentiumPentiumPro100G10GGiga100M10MMegaKilo19701980199020002010導入期Moore’s

Law成熟期21編輯ppt微處理器的性能8080808680286803868048622編輯ppt22編輯ppt器件尺寸縮小帶來一系列問題體硅CMOS電路寄生可控硅閂鎖效應軟失效效應器件尺寸的縮小各種多維及非線性效應：表面能級量子化效應、隧穿效應、短溝道效應、窄溝道效應、漏感應勢壘降低效應、熱載流子效應、亞閾值電導效應、速度飽和效應、速度過沖效應嚴重影響了器件性能器件隔離區(qū)所占芯片面積相對增大寄生電容增加影響了集成度及速度的提高23編輯ppt器件尺寸縮小帶來一系列問題體硅CMOS電路23編輯ppt克服上述效應，采取的措施工藝技術槽隔離技術電子束刻蝕硅化物中間禁帶柵電極降低電源電壓在體硅CMOS集成電路中，由于體效應的作用，降低電源電壓會使結電容增加和驅(qū)動電流減小，導致電路速度迅速下降急需開發(fā)新型硅材料及探索新型高性能器件和電路結構，充分發(fā)揮硅集成技術的潛力：SOI是最佳選擇之一24編輯ppt克服上述效應，采取的措施工藝技術24編輯pptSOI技術的特點25編輯pptSOI技術的特點25編輯pptSOI技術SOI：Silicon-On-Insulator絕緣襯底上的硅SiSiSiO226編輯pptSOI技術SOI：Silicon-On-InsulatorS27編輯ppt27編輯pptSOI技術的特點速度高：遷移率高：器件縱向電場小，且反型層較厚，表面散射作用降低跨導大寄生電容?。杭纳娙葜饕獊碜噪[埋二氧化硅層電容，遠小于體硅MOSFET中的電容，不隨器件按比例縮小而改變，SOI的結電容和連線電容都很小28編輯pptSOI技術的特點速度高：28編輯ppt29編輯ppt29編輯pptSOI技術的特點功耗低：靜態(tài)功耗：Ps=ILVdd動態(tài)功耗：PA=CfVdd2集成密度高：SOI電路采用介質(zhì)隔離，它不需要體硅CMOS電路的場氧化及井等結構，器件最小間隔僅僅取決于光刻和刻蝕技術的限制，集成密度大幅度提高30編輯pptSOI技術的特點功耗低：30編輯pptSOI技術的特點抗輻照特性好：SOI技術采用全介質(zhì)隔離結構，徹底消除體硅CMOS電路的Latch-up效應具有極小的結面積具有非常好的抗軟失效、瞬時輻照和單粒子(

粒子)翻轉能力

31編輯pptSOI技術的特點抗輻照特性好：31編輯ppt載能粒子射入體硅和SOI器件的情況32編輯ppt載能粒子射入體硅和SOI器件的情況32編輯pptSOI技術的特點成本低：SOI技術除原始材料比體硅材料價格高之外，其它成本均少于體硅CMOS/SOI電路的制造工藝比典型體硅工藝至少少用三塊掩膜版，減少13～20％的工序使相同電路的芯片面積可降低1.8倍，浪費面積減少30％以上美國SEMATECH的研究人員預測CMOS/SOI電路的性能價格比是相應體硅電路的2.6倍33編輯pptSOI技術的特點成本低：33編輯pptSOI技術的特點

特別適合于小尺寸器件：短溝道效應較小不存在體硅CMOS電路的金屬穿通問題，自然形成淺結泄漏電流較小亞閾值曲線陡直34編輯pptSOI技術的特點特別適合于小尺寸器件：34編輯ppt漏電相同時薄膜SOI與體硅器件的亞閾值特性35編輯ppt漏電相同時薄膜SOI與體硅器件的亞閾值特性35編輯pptSOI技術的特點特別適合于低壓低功耗電路：在體硅CMOS集成電路中，由于體效應的作用，降低電源電壓會使結電容增加和驅(qū)動電流減小，導致電路速度迅速下降對于薄膜全耗盡CMOS/SOI集成電路，這兩個效應都很小，低壓全耗盡CMOS/SOI電路與相應體硅電路相比具有更高的速度和更小的功耗36編輯pptSOI技術的特點特別適合于低壓低功耗電路：36編輯pptSOI器件與體硅器件的飽和漏電流之比與電源電壓的關系37編輯pptSOI器件與體硅器件的飽和漏電流之比與電源電壓的關系37編輯SOI技術的特點SOI結構有效克服了體硅技術的不足，充分發(fā)揮了硅集成技術的潛力Bell實驗室的H.J.Leamy將這種接近理想的器件稱為是下一代高速CMOS技術美國SEMATECH公司的P.K.Vasudev也預言，SOI技術將成為亞100納米硅集成技術的主流工藝應用領域：高性能ULSI、VHSI、高壓、高溫、抗輻照、低壓低功耗及三維集成38編輯pptSOI技術的特點SOI結構有效克服了體硅技術的不足，充分發(fā)揮SOI技術的挑戰(zhàn)和機遇39編輯pptSOI技術的挑戰(zhàn)和機遇39編輯pptSOI技術挑戰(zhàn)和機遇SOI材料是SOI技術的基礎SOI技術發(fā)展有賴于SOI材料的不斷進步，材料是SOI技術發(fā)展的主要障礙SOS、激光再結晶、ZMR、多孔硅氧化這個障礙目前正被逐漸清除SOI材料制備的兩個主流技術——SIMOX和BONDEDSOI最近都有了重大進展40編輯pptSOI技術挑戰(zhàn)和機遇SOI材料是SOI技術的基礎40編輯ppSOI技術挑戰(zhàn)和機遇SIMOX材料：最新趨勢是采用較小的氧注入劑量顯著改善頂部硅層的質(zhì)量降低SIMOX材料的成本低注入劑量(~4

1017/cm2)的埋氧厚度?。?00～1000?退火溫度高于1300℃，制備大面積(

300mm)SIMOX材料困難41編輯pptSOI技術挑戰(zhàn)和機遇SIMOX材料：41編輯pptSOI技術挑戰(zhàn)和機遇鍵合(Bonded)技術：硅膜質(zhì)量高埋氧厚度和硅膜厚度可以隨意調(diào)整適合于功率器件及MEMS技術硅膜減薄一直是制約該技術發(fā)展的重要障礙鍵合要用兩片體硅片制成一片SOI襯底，成本至少是體硅的兩倍42編輯pptSOI技術挑戰(zhàn)和機遇鍵合(Bonded)技術：42編輯pptSOI技術挑戰(zhàn)和機遇Smart-Cut技術是一種智能剝離技術將離子注入技術和硅片鍵合技術結合在一起解決了鍵合SOI中硅膜減薄問題，可以獲得均勻性很好的頂層硅膜硅膜質(zhì)量接近體硅。剝離后的硅片可以作為下次鍵合的襯底，降低成本43編輯pptSOI技術挑戰(zhàn)和機遇Smart-Cut技術是一種智能剝離技術SOI技術挑戰(zhàn)和機遇SOI材料質(zhì)量近幾年有了驚人進步生產(chǎn)能力和成本成為關鍵問題Smart-Cut技術和低劑量SIMOX技術是兩個最有競爭力的技術SOI將成為繼硅外延片之后的下一代硅材料44編輯pptSOI技術挑戰(zhàn)和機遇SOI材料質(zhì)量近幾年有了驚人進步44編輯智能剝離SOI工藝流程圖(SMARTCUTSOI)45編輯ppt智能剝離SOI工藝流程圖(SMARTCUTSOI)45編SOI技術挑戰(zhàn)和機遇浮體效應是影響SOI技術廣泛應用的另一原因?qū)OI器件的浮體效應沒有一個清楚的認識如何克服浮體效應導致的閾值電壓浮動、記憶效應、遲滯效應等對實際電路的影響，還不很清楚浮體效應可以導致數(shù)字電路的邏輯失真和功耗的增大46編輯pptSOI技術挑戰(zhàn)和機遇浮體效應是影響SOI技術廣泛應用的另一原SOI技術挑戰(zhàn)和機遇抑制浮體效應Ar注入增加體/源結漏電LBBC結構在源區(qū)開一個P區(qū)通道肖特基體接觸技術場屏蔽隔離技術這些技術都存在各種各樣的自身缺陷，不能被廣泛接受47編輯pptSOI技術挑戰(zhàn)和機遇抑制浮體效應47編輯pptSOI技術挑戰(zhàn)和機遇全耗盡SOIMOSFET可以抑制浮體效應，并有良好的亞閾特性和短溝效應控制超薄FDSOIMOSFET的閾值電壓比較困難閾值電壓與硅膜厚度的關系極為敏感較大的寄生源漏電阻等48編輯pptSOI技術挑戰(zhàn)和機遇全耗盡SOIMOSFET可以抑制浮體效SOI技術挑戰(zhàn)和機遇SOI器件與電路的EDA技術發(fā)展緩慢，已經(jīng)成為影響SOI技術廣泛應用的一個重要原因體硅的EDA工具已經(jīng)非常完善SOI的EDA工具相對滯后：SOI器件是一個五端器件，建立SOI器件、電路模型要比體硅器件復雜得多49編輯pptSOI技術挑戰(zhàn)和機遇SOI器件與電路的EDA技術發(fā)展緩慢，已SOI技術挑戰(zhàn)和機遇體硅技術迅速發(fā)展和巨大成功抑制了人們投入SOI技術研究的熱情工業(yè)界不愿花時間和金錢在SOI工藝的優(yōu)化上，使SOI技術的優(yōu)越性不能得以充分發(fā)揮現(xiàn)在形勢正在發(fā)生微妙變化，手提電腦、手提電話迅速興起，促發(fā)了人們對低壓、低功耗及超高速電路的需求，體硅CMOS電路在這些方面有難以逾越的障礙SOI技術發(fā)展的新機遇50編輯pptSOI技術挑戰(zhàn)和機遇體硅技術迅速發(fā)展和巨大成功抑制了人們投入SOI技術挑戰(zhàn)和機遇器件尺寸縮小，改善了ULSI的性能：速度、集成度、成本等，也帶來了很多問題一類是災難性的，影響器件功能及可靠性，其中最突出的是熱載流子效應一類是造成動態(tài)節(jié)點的軟失效，在DRAM中這個問題尤為重要降低電源電壓已成為解決以上問題的主要措施51編輯pptSOI技術挑戰(zhàn)和機遇器件尺寸縮小，改善了ULSI的性能：速度SOI技術挑戰(zhàn)和機遇影響降低電源電壓的因素體效應寄生結電容當電源電壓降低時，會使電路驅(qū)動電流減小、泄漏電流增加，引起電路的速度下降和功耗增加SOI是最佳選擇52編輯pptSOI技術挑戰(zhàn)和機遇影響降低電源電壓的因素52編輯pptSOI技術挑戰(zhàn)和機遇存儲器：1993年Motorola首先利用0.5微米工藝研制出電源電壓小于2V的1KSRAMIBM公司制成在1V電壓下工作的512KSRAM，1997年，IBM又發(fā)布了利用0.25微米CMOS工藝加工的FDSOI1M/4MSRAM，其電源電壓僅為1.25V韓國三星生產(chǎn)了電源電壓為1V的0.5微米DRAM，同年，16MSOIDRAM也面世了53編輯pptSOI技術挑戰(zhàn)和機遇存儲器：53編輯pptSOI技術挑戰(zhàn)和機遇CPU：功耗與速度的矛盾突出IBM公司報道了采用0.13

mSOI工藝研制的微處理器電路的功耗比相應體硅電路低1/3，速度增加35％，性能提高20~30％，而成本僅增加10％AMD已經(jīng)全面生產(chǎn)低壓SOICPU54編輯pptSOI技術挑戰(zhàn)和機遇CPU：功耗與速度的矛盾突出54編輯ppSOI器件與電路制備技術55編輯pptSOI器件與電路制備技術55編輯pptSOI(Silicon-On-Insulator):

（絕緣襯底上的硅)技術56編輯pptSOI(Silicon-On-Insulator):

（絕SOI器件與電路制備技術體硅器件與SOI電路制備工藝的比較SOI電路制備工藝簡單制作阱的工藝場區(qū)的工藝沒有金屬Al穿刺問題隔離技術100％絕緣介質(zhì)隔離LOCOS隔離硅島隔離氧化臺面隔離57編輯pptSOI器件與電路制備技術體硅器件與SOI電路制備工藝的比較5SOI器件與電路制備技術抑制邊緣寄生效應環(huán)形柵器件邊緣注入抑制背溝道晶體管效應背溝道注入抑制襯底浮置效應襯底接地硅化物工藝防止將硅膜耗盡58編輯pptSOI器件與電路制備技術抑制邊緣寄生效應58編輯ppt幾種新型的SOI器件和電路制備工藝59編輯ppt幾種新型的SOI器件和電路制備工藝59編輯pptTpd=37ps

柵長為90納米的柵圖形照片凹陷溝道SOI器件60編輯pptTpd=37ps柵長為90納米的柵圖形照片凹陷溝道SOI器新型SOI柵控混合管(GCHT)61編輯ppt新型SOI柵控混合管(GCHT)61編輯pptMILC平面雙柵器件

平面雙柵是理想的雙柵器件但工藝復雜，關鍵是雙柵自對準、溝道區(qū)的形成，等待著工藝上的突破利用MILC（metalinducedlateralcrystallization）和高溫退火技術實現(xiàn)平面雙柵器件精確的自對準雙柵工藝相對簡單62編輯pptMILC平面雙柵器件平面雙柵是理想的雙柵器件62編輯pptMILC和高溫退火主要步驟：

a-Si淀積，550CLTO淀積，光刻長條窗口，金屬鎳淀積（5-10nm）退火550℃,24小時,N2

去除鎳、LTO高溫退火(900℃，1小時)高溫處理后，

MILC多晶硅晶粒的尺寸將顯著增大。二次結晶效應:由于原始晶粒相同的取向和低的激活能使大尺寸單晶粒的產(chǎn)生變得容易得多。改善了材料晶體結構的完整性。常規(guī)MILC技術+高溫退火處理相結合:晶粒尺寸達10微米以上的單晶粒硅膜，可進行器件制備。MILCdirectionSiSubstrateBuriedoxide

LTONickela-Si63編輯pptMILC和高溫退火主要步驟：高溫處理后，MILCdirec(a)(b)N+N+(c)N+N+(d)N+N+(e)Ni(f)substratesubstratesubstratesubstratesubstrate硅片氧化5000?;連續(xù)淀積SiN(500?),LTO(2000?),a-Si(500?）和LTO(2000?);光刻并刻蝕淀積2500?a-Si;磷離子注入;淀積4500?LTO;CMP然后干法刻蝕去除顯露的a-SiBOE去除LTOMILC:淀積LTO;光刻長條窗口;鎳淀積;退火550℃.去除LTO,鎳;刻蝕形成有源區(qū)。底部的LTO顯露.substrateSiliconOxideNitride新的自對準平面雙柵MOS晶體管工藝集成方案提出及工藝過程64編輯ppt(a)(b)N+N+(c)N+N+(d)N+N+(e)Ni((h)(i)(j)N+N+substrateN+N+N+N+Top-Gate,BottomGateDrainSourcesubstrateN+N+N+N+substrate(g’)substrate(g)N+N+substrate

然后用BOE腐蝕掉顯露LTO。

這樣就在溝道膜的上方形成一淺槽，而在下方形成一隧道。這個淺槽和隧道最終將決定頂柵和底柵的幾何尺寸，并使它們互相自對準。850℃下生長柵氧;同時用作MIUC的高溫退火.淀積多晶硅，刻蝕形成柵電極。

用CMP移走位于源漏區(qū)上方的Poly-Si，使得上下柵電極的長度完全相同.65編輯ppt(h)(i)(j)N+N+substrateN+N+N+DSOI(S/DonInsulator)器件結構與制作(1)DSOI器件剖面圖S/D下方是SiO2

常規(guī)CMOS工藝(2)選擇性注氧

熱氧化層作為注氧的掩膜(3)高溫退火

S/D下方形成SiO2優(yōu)點：自加熱、襯底浮置66編輯pptDSOI(S/DonInsulator)器件結構與制作(DSOI器件的SEM照片

源漏區(qū)域由于下方埋氧體積的膨脹而引起了一定程度的抬高。67編輯pptDSOI器件的SEM照片源漏區(qū)域由于下方埋氧

SON(SilicononNothing)器件68編輯pptSON(SilicononNothin注氦技術制備SON材料

(100)晶向p型硅片熱氧化300-400埃注入能量100KeV

注入劑量1e17

退火溫度1100oC,時間5分鐘,梯度10度/分結論：注入劑量越大空洞的密度就越大;退火溫度越高，空洞尺寸越大，且空洞越靠近表面69編輯ppt注氦技術制備SON材料(100)晶向p型硅片結論：69結束語經(jīng)過20多年發(fā)展，SOI技術已經(jīng)取得了十分巨大進步，正逐步走向成熟當特征尺寸小于0.1

m、電源電壓在1V時，體硅CMOS技術面臨巨大挑戰(zhàn)SOI技術的潛力開始顯現(xiàn)，大大提高電路的性能價格比，CMOS/SOI將成為主流集成電路加工技術70編輯ppt結束語經(jīng)過20多年發(fā)展，SOI技術已經(jīng)取得了十分巨大進步，正結束語目前我們正處在SOI技術迅速騰飛的邊緣71編輯ppt結束語目前我們正處在SOI技術迅速騰飛的邊緣71編輯pptCMOS集成電路制造工藝72編輯pptCMOS集成電路制造工藝72編輯ppt73編輯ppt73編輯ppt形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應離子刻蝕氮化硅層N阱離子注入，注磷74編輯ppt形成N阱74編輯ppt形成P阱在N