正弦信號(hào)發(fā)生器實(shí)驗(yàn)

正弦信號(hào)發(fā)生器實(shí)驗(yàn)（3學(xué)時(shí)）1可編輯版1、實(shí)驗(yàn)?zāi)康模菏煜HDL語言、熟練使用QuartusII軟件熟悉正弦信號(hào)采樣過程、采樣點(diǎn)的選取熟悉CASE語句的使用2可編輯版微機(jī)1臺(tái)、示波器1臺(tái)、FPGA實(shí)驗(yàn)箱1套。2、實(shí)驗(yàn)設(shè)備

3、實(shí)驗(yàn)內(nèi)容采用FPGA器件來設(shè)計(jì)產(chǎn)生正弦信號(hào)，要求正弦信號(hào)頻率為1KHz。具體過程如下：1、先將一個(gè)正弦波等間隔采樣8個(gè)點(diǎn)。

3可編輯版2、對(duì)采樣點(diǎn)進(jìn)行量化、編碼

D/A轉(zhuǎn)換芯片的工作電壓是+5V——量化成127，采用8位數(shù)字來表示，其中第八位表示符號(hào)位：“1”表示正，“0”表示負(fù)；后面的七位表示電平的大小：（11111111）B=（+127）D。把正正弦信號(hào)抽樣成八個(gè)采樣點(diǎn)：0、π/4、π/2、3π/4、π、5π/4、3π/2、7π/4它們的采樣值分別為：0、0.707、1、0.707、0、-0.707、-1、-0.707把它們擴(kuò)大三倍后是：0、2.121、3、2.121、0、-2.121、-3、-2.121把它們量化后是：0、54、76、54、0、-54、-76、-54編碼后是：請(qǐng)同學(xué)們寫出其8bit二進(jìn)制編碼（注意：“1”表示正，“0”表示負(fù)，負(fù)數(shù)用補(bǔ)碼表示（正數(shù)取反+1））4可編輯版3、通過VHDL語言編程實(shí)現(xiàn)數(shù)字載波的產(chǎn)生使用一個(gè)計(jì)數(shù)器，計(jì)數(shù)范圍為0～7，每個(gè)值對(duì)應(yīng)一個(gè)正弦波的采樣值。建議用CASE語句來寫程序。4、將數(shù)字采樣值送入D/A轉(zhuǎn)換芯片的對(duì)應(yīng)管腳程序編譯成功后，管腳分配時(shí)注意設(shè)置參照下表:DA0DA1DA2DA3DA4DA5DA6DA76867656463626059表1DA管腳分配表5可編輯版5、頂層電路圖D/A數(shù)字模擬轉(zhuǎn)換模塊采用的是DAC0832芯片，該芯片為雙列直插20腳封裝，最高轉(zhuǎn)換速率為1MHz。在實(shí)驗(yàn)板中，D/A模塊輸入直接與FPGA相連。6、觀察實(shí)驗(yàn)結(jié)果：用示波器觀察OUTPUT的輸出波形，看看頻率是否達(dá)到設(shè)計(jì)要求。由于采樣的點(diǎn)只有8個(gè)所以輸出的波形呈階梯狀與正弦波相比有一定差距。

考慮一下：此分頻器的分頻倍數(shù)應(yīng)該是多少？才能使得最終得到的正弦波的頻率是1KHz系統(tǒng)時(shí)鐘：32.768MHz6可編輯版4、實(shí)驗(yàn)注意事項(xiàng)1、嚴(yán)禁帶電插拔下載線；2、不要用手觸摸FPGA器件，避免靜電擊穿器件；3、不要觸碰散熱片，小心燙傷。5、