集成電路制造技術(shù)-西交大-工程碩士-外延

集成電路制造技術(shù)

原理與工藝第3章外延(Epitaxy).3.1概述

3.1.1外延概念

在微電子工藝中，外延(epitaxy)是指在單晶襯底上，用物理或化學(xué)的方法，按襯底晶向生長（排列）單晶薄膜的工藝過程。新排列生長的晶體薄膜稱為外延層，有外延層的硅片稱為（硅）外延片。與先前描述的單晶生長不同在于外延生長溫度低于熔點(diǎn)許多。外延是在晶體上生長晶體，生長出的晶體的晶向與襯底晶向相同，摻雜類型、電阻率可不同。n/n+，n/p，GaAs/Si。.3.1.2外延工藝種類

按材料劃分：同質(zhì)外延和異質(zhì)外延。按工藝方法劃分：氣相外延（VPE)，液相外延(LVP)，固相外延(SPE)，分子束外延（MBE)。按溫度劃分：高溫外延(1000℃以上)；低溫外延(1000℃以下)；變溫外延--先低溫下成核，再高溫下生長外延層。按電阻率高低劃分：正外延--低阻襯底上外延高阻層；反外延--高阻襯底上外延低阻層。按外延層結(jié)構(gòu)分類:普通外延，選擇外延，多層外延

其它劃分方法：按結(jié)構(gòu)劃分；按外延層厚度劃分等。氣相外延工藝成熟，可很好的控制薄膜厚度，雜質(zhì)濃度和晶格的完整性，在硅工藝中一直占主導(dǎo)地位。.同質(zhì)外延又稱均勻外延，是外延層與襯底材料相同的外延。異質(zhì)外延也稱非均勻外延，外延層與襯底材料不相同，甚至物理結(jié)構(gòu)也與襯底完全不同。GaAs/Si、SOI（SOS）等材料就可通過異質(zhì)外延工藝獲得。異質(zhì)外延的相容性：襯底與外延層不發(fā)生化學(xué)反應(yīng)，不發(fā)生大量的溶解現(xiàn)象；襯底與外延層熱力學(xué)參數(shù)相匹配，即熱膨脹系數(shù)接近。以避免外延層由生長溫度冷卻至室溫時(shí)，產(chǎn)生殘余熱應(yīng)力，界面位錯，甚至外延層破裂。襯底與外延層晶格參數(shù)相匹配，即晶體結(jié)構(gòu)，晶格常數(shù)接近，以避免晶格參數(shù)不匹配引起的外延層與襯底接觸的界面晶格缺陷多和應(yīng)力大的現(xiàn)象。.異質(zhì)外延生長工藝的兩種類型異質(zhì)外延襯底和外延層的材料不同，晶體結(jié)構(gòu)和晶格常數(shù)不可能完全匹配。外延生長工藝不同，在外延界面會出現(xiàn)兩種情況——應(yīng)力釋放帶來界面缺陷，或者在外延層很薄時(shí)出現(xiàn)贗晶（pseudomorphic）。.晶格失配latticemismatch其中：a外延層晶格參數(shù)；a′襯底晶格參數(shù)。有熱膨脹失配系數(shù)和晶格常數(shù)失配率。熱失配影響單晶薄膜的物理和電學(xué)性質(zhì)晶格失配導(dǎo)致外延膜中缺陷密度非常高失配率：.特點(diǎn)：外延生長時(shí)摻入雜質(zhì)的類型、濃度都可以與襯底不同，增加了微電子器件和電路工藝的靈活性。多次外延工藝得到多層不同摻雜類型、不同雜質(zhì)含量、不同厚度，甚至不同材料的外延層。.3.1.3外延工藝用途雙極型晶體管

優(yōu)勢：1.高的集電結(jié)擊穿電壓2.低的集電極串聯(lián)電阻在外延層上制造晶體管可以解決集電結(jié)的耐壓和集電極串連電阻對襯底摻雜濃度的相互矛盾。.利用外延技術(shù)的pn結(jié)隔離是早期雙極型集成電路常采用的電隔離方法。P-Si襯底n+埋層n-Si外延層p+隔離墻SiO2pn結(jié)隔離示意圖.將CMOS電路制作在外延層上比制作在體硅拋光片上有以下優(yōu)點(diǎn)：①避免了閂鎖效應(yīng)；②避免了硅層中SiOx的沉積；③硅表面更光滑，損傷最小。

制作在外延層上的雙阱CMOS剖面圖n+p+n-wellp+n+p-welln+p+p-Epitaxiallayerp+Siliconsubstrate.微波器件的芯片制造，需要具有突變雜質(zhì)分布的復(fù)雜多層結(jié)構(gòu)襯底材料?？梢圆捎枚鄬油庋庸に噥韺?shí)現(xiàn)這類襯底材料的制備。采用異質(zhì)外延的SOS／CMOS電路，外延襯底為絕緣的藍(lán)寶石，能夠有效地防止元件之間的漏電流，抗輻照閂鎖；而且結(jié)構(gòu)尺寸比體硅CMOS電路小，因SOS結(jié)構(gòu)不用隔離環(huán)，元件制作在硅外延層小島上，島與島之間的隔離距離只要滿足光刻工藝精度，就能達(dá)到電隔離要求，所以元件之間的間距很小，CMOS電路的集成度也就提高了。.3.2氣相外延氣相外延(vaporphaseEpitaxy，VPE)，指含Si外延層材料的物質(zhì)以氣相形式輸運(yùn)至襯底，在高溫下分解或發(fā)生化學(xué)反應(yīng)，在單晶襯底上生長出與襯底晶向一致的單晶。與化學(xué)汽相淀積（ChenmicalVaporDeposition）類似，是廣義上的CVD工藝。.外延工藝常用的硅源四氯化硅SiCl4(sil.tet)，是應(yīng)用最廣泛，也是研究最多的硅源--------主要應(yīng)用于傳統(tǒng)外延工藝三氯硅烷SiHCl3(TCS)，和SiCl4類似但溫度有所降低------常規(guī)外延生長二氯硅烷SiH2Cl2(DCS)----更低溫度，選擇外延硅烷SiH4，更適應(yīng)薄外延層和低溫生長要求，得到廣泛應(yīng)用。新硅源：二硅烷Si2H6-----低溫外延.3.2.1硅的氣相外延工藝臥式氣相外延設(shè)備示意圖.工藝步驟及流程兩個步驟：準(zhǔn)備階段：準(zhǔn)備硅基片和進(jìn)行基座去硅處理；

硅的外延生長

基座去硅的工藝流程： N2預(yù)沖洗→H2預(yù)沖洗→升溫至850℃→升溫至1170℃→HCl排空→HCl腐蝕→H2沖洗→降溫→N2沖洗.工藝外延生長工藝流程：

N2預(yù)沖洗→H2預(yù)沖洗→升溫至850℃→升溫至1170℃→HCl排空→HCl拋光→H2沖洗附面層→外延生長（通入反應(yīng)劑及摻雜劑）→H2沖洗1170℃→降溫→N2沖洗作用是將硅基片表面殘存的氧化物（SiOx）以及晶格不完整的硅腐蝕去掉，露出新鮮和有完整晶格的硅表面，利于硅外延成核，而且使襯底硅和外延層硅之間鍵合良好，避免襯底硅表面缺陷向外延層中延伸。.工藝反應(yīng)劑有：SiCl4、SiHCl3、SiH2Cl2、SiH4，氣態(tài)反應(yīng)劑稀釋后直接通入，而液態(tài)反應(yīng)劑是裝在源瓶中，用稀釋氣體攜帶進(jìn)入反應(yīng)器。摻雜劑一般選用含摻雜元素的氣態(tài)化合物，如PH3、B2H6、AsH3SiH4為反應(yīng)劑，PH3為摻雜劑：SiH4（H2）

Si+2H2↑2PH3（H2）

P+6H2↑SiH4在主流氣體中只百分之幾；PH3也用氫氣稀釋至十~五十倍。.在外延過程中，反應(yīng)器內(nèi)實(shí)際存在多種過度氣體，實(shí)驗(yàn)發(fā)現(xiàn)四氯化硅和氫氣大約在900℃時(shí)開始反應(yīng)，而此時(shí)僅發(fā)生熱分解反應(yīng)，沒有硅析出，當(dāng)溫度升至1000℃以上，反應(yīng)過程如下：SiCl2+H2Sis+2HCl2SiCl2Sis+SiCl4SiCl4+H2SiHCl3+HCl

SiCl4+H2SiHCl2+2HCl

SiHCl3+H2SiH2Cl2+HCl

SiHCl3SiCl2+HCl

SiHCl2SiCl2+H2

SiCl2+H2Si+2HCl.3.2.2氣相外延原理

δxα.SiH4熱分解外延SiH4→Si（s）+2H2（g）優(yōu)勢：1.反應(yīng)是不可逆的，沒鹵化物產(chǎn)生，不存在反向腐蝕效應(yīng)，對反應(yīng)室也無腐蝕；2.外延溫度低，一般是650-900℃，最低可在600℃完成，減弱了自摻雜和擴(kuò)散效應(yīng)。問題：SiH4在氣相中可自行分解，造成過早核化，對外延層的晶體結(jié)構(gòu)產(chǎn)生重要影響，甚至生成多晶；SiH4易氧化形成硅粉，要盡量避免氧化物質(zhì)和水汽的存在，否則會影響外延層的質(zhì)量；缺陷密度高于SiCl4氫還原法制作外延層；對反應(yīng)系統(tǒng)要求高。.

1氣相質(zhì)量傳遞過程邊界層指基座表面垂直于氣流方向上，氣流速度、反應(yīng)劑濃度、溫度受到擾動的薄氣體層?；砻孀龀尚逼聽?，和氣流方向呈一定角度，α角一般在3~10°。

基座表面邊界層示意圖.2表面過程

本質(zhì)上是化學(xué)分解和規(guī)則排列兩個過程。SiH4表面外延過程實(shí)質(zhì)上包含了吸附、分解、遷移、解吸這幾個環(huán)節(jié)。表面外延過程表明外延生長是橫向進(jìn)行。表面外延過程示意圖SiH4=Si+2H2.3.2.3影響外延生長速率的因素溫度硅源反應(yīng)劑濃度其它因素：襯底晶向(110)>(111)；反應(yīng)室形狀；氣體流速

.影響外延生長速率的因素質(zhì)量傳遞控制實(shí)際外延選此區(qū)表面反應(yīng)控制-11.溫度對生長速率的影響.2.硅源對生長速率的影響含氯的Si-Cl-H體系無氯的Si-H體系硅源不同，外延溫度不同,由高到低排序的硅源為：SiCl4>SiHCl3>SiH2Cl2>SiH4；而外延生長速率正相反。.3.反應(yīng)劑濃度對生長速率的影響SiCl4濃度與生長速率的關(guān)系SiCl4摩爾濃度大于0.27出現(xiàn)腐蝕現(xiàn)象.速率、溫度對結(jié)晶類型的影響-1.3.2.4外延層中的雜質(zhì)分布摻雜采用原位氣相摻雜。雜質(zhì)摻入效率依賴于：生長溫度、生長速率、氣流中摻雜劑相對于硅源的摩爾數(shù)、反應(yīng)室?guī)缀涡螤?，摻雜劑自身特性。有雜質(zhì)再分布現(xiàn)象自摻雜效應(yīng)擴(kuò)散效應(yīng)影響：改變外延層和襯底雜質(zhì)濃度及分布對p/n或n/p硅外延，改變pn結(jié)位置.1.自摻雜效應(yīng)(Autodoping)自摻雜效應(yīng)是指高溫外延時(shí)，高摻雜襯底的雜質(zhì)反擴(kuò)散進(jìn)入氣相邊界層，又從邊界層擴(kuò)散摻入外延層的現(xiàn)象

。自摻雜效應(yīng)是氣相外延的本征效應(yīng)，不可能完全避免。.假設(shè)1：外延層生長時(shí)外延劑中無雜質(zhì)，雜質(zhì)來源于自摻雜效應(yīng)

假設(shè)2：襯底雜質(zhì)無逸出（或認(rèn)為襯底未摻雜）界面雜質(zhì)疊加的數(shù)學(xué)表達(dá)式為外延層雜質(zhì)濃度分布計(jì)算

.生長指（常）數(shù)ΦΦ(cm-1)由實(shí)驗(yàn)確定。與摻雜劑、化學(xué)反應(yīng)、反應(yīng)系統(tǒng)及生長過程等因素有關(guān):As比B和P更易蒸發(fā);SiCl4反應(yīng)過程中的Φ要比SiH4的小;邊界層越厚，Φ就越大。.2.互擴(kuò)散效應(yīng)(Outdiffusion)

互（外）擴(kuò)散效應(yīng)，指在襯底中的雜質(zhì)與外延層中的雜質(zhì)在外延生長時(shí)互相擴(kuò)散，引起襯底與外延層界面附近的雜質(zhì)濃度緩慢變化的現(xiàn)象。不是本征效應(yīng)，是雜質(zhì)的固相擴(kuò)散引起的效應(yīng)。

若雜質(zhì)擴(kuò)散速率遠(yuǎn)小于外延生長速率，襯底中的雜質(zhì)向外延層中擴(kuò)散，或外延層中雜質(zhì)向襯底中的擴(kuò)散，都如同在半無限大的固體中的擴(kuò)散。當(dāng)襯底和外延層都摻雜時(shí)，外延層中最終雜質(zhì)分布。+對應(yīng)n/n+（p/p+）-對應(yīng)p/n+（n/p+）.雜質(zhì)再分布綜合效果示意圖.減小雜質(zhì)再分布效應(yīng)措施降低外延溫度，p-Si采用SiH2Cl2,SiHCl3；或SiH4，但這對As的自摻雜是無效。重?fù)诫s的襯底，用輕摻雜的硅來密封其底面和側(cè)面，減少雜質(zhì)外逸。低壓外延可減小自摻雜，這對砷，磷的效果顯著，對硼的作用不明顯。用離子注入的埋層來降低襯底表面的雜質(zhì)濃度?？稍诼駥踊蛞r底上先生長未摻雜的薄膜來避免襯底中的雜質(zhì)外逸，再原位摻雜。.3.2.6外延方法低壓外延選擇外延SOI技術(shù).1.低壓外延low-pressureepitaxy

目的：減小自摻雜效應(yīng)壓力：1*103—2*104Pa原因：低壓氣體擴(kuò)散速率快，襯底逸出雜質(zhì)可快速穿過邊界層（滯留層），被排除反應(yīng)室,重新進(jìn)入外延層機(jī)會減小；停止外延時(shí)，氣體易清除，多層外延時(shí)縮小了過渡區(qū)，溫度影響壓力降低，生長外延層溫度下限也降低；問題：易泄漏；基座與襯底間溫差大；基座、反應(yīng)室在減壓時(shí)放出吸附氣體；外延生長溫度低等-----外延層晶體完整性受到一定影響。.2.選擇外延（Selectiveepitaxialgrowth，SEG）選擇性外延是指在襯底表面的特定區(qū)域生長外延層，而其他區(qū)域不生長外延層的外延工藝。最早的用途是用來改進(jìn)集成電路各元件之間的電隔離方法之一。根據(jù)硅在絕緣體上很難核化成膜的特性，在硅表面的特定區(qū)域生長外延層而其它區(qū)域不生長的技術(shù)。

外延生長晶粒成核速度SiO2〈Si3N4〈Si.注意：窗口側(cè)壁的生長速率不規(guī)則性導(dǎo)致邊緣和中心生長速率差別的問題；晶面取向不同導(dǎo)致的生長特性差別；.Cl或HCl作用：利用氧化物表面的高清潔性和源中存在足夠的Cl或HCl提高原子的活動性，以抑制氣相中和掩蔽層表面處成核；Cl↑，選擇性↑，因?yàn)镠Cl可將在氧化物表面形成的小團(tuán)的硅刻蝕掉；三種類型：以Si為襯底，以SiO2或Si3N4為掩膜，在暴露的硅窗口內(nèi)生長外延；或在暴露的硅窗口內(nèi)生長外延，在掩膜層上生長Poly-Si；同樣以Si為襯底，以SiO2或Si3N4為掩膜，在暴露的硅襯底上刻圖形，再生長外延；溝槽處外延生長。.3.SOI(SilicononInsulator)技術(shù)SOI是指在絕緣層上異質(zhì)外延硅得到的材料。SOI電路是介質(zhì)隔離，寄生電容小，使得速度快、抗幅射能力強(qiáng)、抑制了CMOS電路的閂鎖。目前一些高速、高集成度薄膜集成電路就采用的SOI材料。

.SOI的結(jié)構(gòu)特點(diǎn)是在有源層和襯底層之間插入埋氧層來隔斷二者的電連接。

SOI和體硅在電路結(jié)構(gòu)上的主要差別在于：硅基器件或電路制作在外延層上，器件和襯底直接產(chǎn)生電連接，高低壓單元之間、有源層和襯底層之間的隔離通過反偏PN結(jié)完成，而SOI電路的有源層、襯底、高低壓單元之間都通過絕緣層完全隔開，各部分的電氣連接被完全消除。

.3.３分子束外延

分子束外延（molecularbeamepitaxy,MBE）是一種物理汽相外延工藝，多用于外延層薄、雜質(zhì)分布復(fù)雜的多層硅外延，也用于Ⅲ-Ⅴ族、Ⅱ-Ⅵ族化合物半導(dǎo)體及合金、多種金屬和氧化物單晶薄膜的外延生長。.3.４其它外延3.４.1液相外延3.４.2固相外延3.4.3

先進(jìn)外延技術(shù)及發(fā)展趨勢.液相外延是利用溶液的飽和溶解度隨溫度的降低而下降，通過降溫使所需外延材料溶液結(jié)晶析出在襯底上進(jìn)行外延的方法。硅的液相外延是采用低熔點(diǎn)金屬作為溶劑，常用的溶劑有錫、鉍、鉛及其合金等。

硅的液相外延是將硅溶入錫中，在949℃時(shí)溶液飽和，當(dāng)降低溫度10-30℃時(shí)溶液過飽和，硅析出，在單晶硅襯底上生長出外延層。3.4.1液相外延

liquidphaseepitaxy,LPE

.3.4.2固相外延

solidphaseepitaxy,SPE

固相外延(solidphaseepitaxy,SPE)是將晶體襯底上的非晶（或多晶）薄膜（或區(qū)域）在高溫下退火，使其轉(zhuǎn)化為單晶。離子注入時(shí)，損傷造成的非晶區(qū)和非晶層經(jīng)退火晶化過程就是固相外延。SPE工藝的關(guān)鍵是工藝溫度和保溫時(shí)間。

.3.4.3先進(jìn)外延技術(shù)及發(fā)展趨勢1.超高真空化學(xué)汽相淀積1986年由IBM提出，生長室氣壓可達(dá)10-7Pa，源SiH4，襯底為晶格完好的單晶硅，在600~750℃之間，甚至更低溫度淀積薄膜為單晶硅。

優(yōu)勢：

工藝溫度低，制備雜質(zhì)陡變分布的薄外延層；

真空度高，減少了殘余氣體帶來的污染；設(shè)備操作維護(hù)比較簡單，易于實(shí)現(xiàn)批量生產(chǎn)。廣泛應(yīng)用于產(chǎn)業(yè)界

.例：GaAs/Si外延當(dāng)前較成熟的方法是直接生長法，兩步MBE外延工藝過程：As氣氛中，約900℃熱處理；一步生長，150-400℃是生長厚約20nm的非晶GaAs緩沖層；二步生長是單晶生長，450-600℃在此期間一步生長的非晶也轉(zhuǎn)化為單晶

T/℃t/min一步二步預(yù)處理GaAs/Si外延工藝2.金屬有機(jī)物汽相外延Metalorganicvaporphaseepitaxy（金屬有機(jī)物化學(xué)氣相淀積MOCVD）

主要制備化合物半導(dǎo)體單晶薄膜

.3.5外延層缺陷及檢測外延層質(zhì)量直接關(guān)系到做在其上面的各種器件的性能，所以應(yīng)檢測、分析外延層缺陷及產(chǎn)生原因，并對外延層特征量進(jìn)行測試：外延層缺陷分析圖形漂移和畸變層錯法測外延層厚度檢測內(nèi)容電阻率測量.3.5.1外延層缺陷分析外延層中的缺陷有表面缺陷和內(nèi)部晶格結(jié)構(gòu)缺陷（體內(nèi)缺陷）。通常體內(nèi)缺陷會顯現(xiàn)在表面。表面缺陷：云霧狀表面、角錐體、表面突起、劃痕、星狀體、麻坑等。體內(nèi)缺陷：

層錯

位錯劃痕線缺陷外延層（111）襯底點(diǎn)缺陷角錐體層錯.霧狀表面缺陷①霧圈②白霧

③殘跡④花霧①霧圈②白霧③殘跡④花霧.角錐體星形線（滑移線）劃痕：由機(jī)械損傷引起.層錯（堆積層錯）

它是外延層中最常見的內(nèi)部缺陷，層錯本身是一種面缺陷，是由原子排列次序發(fā)生錯亂所引起的。

.層錯法測外延層厚度層錯源于界面的圖形大于源于外延層內(nèi)部的，要選擇大的圖形。不能選擇靠近外延層邊緣的圖形?；瘜W(xué)腐蝕后，外延層要減薄一定厚度，在腐蝕時(shí)只要能顯示圖形就可以，時(shí)間不應(yīng)過長。計(jì)算厚度時(shí)，應(yīng)考慮腐蝕對厚度的影響。lTl外延層襯底（111）方向硅的層錯形狀.3.5.2圖形漂移和畸變Si各向異性是出現(xiàn)漂移和畸變的主要原因：T↑漂移↓；G↑漂移↑低壓外延，P↓漂移↓(100)晶片，圖形漂移最小。對于(111)晶片取向2~5o，影響最小。.3.5.3檢測內(nèi)容鏡檢晶格完好性電阻率均勻性摻雜濃度、分布是否滿足要求.1.擴(kuò)展電阻法測電阻率擴(kuò)展電阻法，可測量微區(qū)的電阻率或電阻率分布其他測電阻率方法：四探針法，C-V法.金屬探針嵌入一個半無限均勻的半導(dǎo)體，半導(dǎo)體和金屬電阻率相差幾個數(shù)量級，歐姆接觸，接觸點(diǎn)電流呈輻射狀擴(kuò)展，沿徑向電阻是不等的，接觸電阻R稱為擴(kuò)展電阻。.擴(kuò)展電阻主要集中在接觸點(diǎn)附近的半導(dǎo)體中。實(shí)際上金/半接觸兩者功函數(shù)有差別，存在接觸勢壘，勢壘高度與溫度、探針材料、探針壓力、半導(dǎo)體表面狀態(tài)等因素有關(guān)。具體測量，應(yīng)保證：零偏電阻<<擴(kuò)展電阻.硅外延材料技術(shù)規(guī)范

序號特征參數(shù)測試方法