數(shù)字電子技術（山東聯(lián)盟-泰山學院）智慧樹知到期末考試答案章節(jié)答案2024年泰山學院

數(shù)字電子技術（山東聯(lián)盟-泰山學院）智慧樹知到期末考試答案+章節(jié)答案2024年泰山學院CMOS門電路中不用的輸入管腳可以懸空

答案:錯

答案:錯邏輯變量的取值，１比０大。

答案:錯移位寄存器只能串行輸出

答案:錯下列哪些是組合邏輯電路的描述方法

答案:波形圖###邏輯圖###真值表###卡諾圖描述觸發(fā)器的邏輯功能的方法有

答案:狀態(tài)轉(zhuǎn)換圖###狀態(tài)轉(zhuǎn)換表###特性方程###波形圖任何邏輯函數(shù)都可以轉(zhuǎn)化為唯一的最小項表達式

答案:對卡諾圖中，任何8個相鄰最小項可消去2個變量

答案:錯常用的中規(guī)模組合邏輯器件包括

答案:譯碼器###數(shù)據(jù)選擇器###編碼器###數(shù)值比較器

答案:電路采取的是整體置數(shù)方式###兩片之間是并行進位方式數(shù)值比較器有(

)輸入端，(

)輸出端。

答案:2，3對于T觸發(fā)器，若原態(tài)Q=1，欲使次態(tài)Qn+1=1，應使輸入T=（）

答案:如果要構成60進制計數(shù)器，需要(

)片74LS160能夠?qū)崿F(xiàn)。

答案:2某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉(zhuǎn)換為60Hz的脈沖，欲構成此分頻器至少需要(

)個觸發(fā)器

答案:10

答案:

答案:正確,正確,正確,錯誤,錯誤

答案:0十進制數(shù)25用8421BCD碼表示為

答案:00100101特性方程有約束條件的是（

）觸發(fā)器

答案:RS觸發(fā)器A⊕B的表達式為（）

答案:

答案:000當邏輯函數(shù)有n個變量時，共有（

）個變量取值組合

答案:

答案:主從結構的觸發(fā)器輸出狀態(tài)的改變是在

答案:CLK下降沿若要構成十進制計數(shù)器，最少用（）個觸發(fā)器，它有（）個無效狀態(tài)

答案:4，64位倒T型電阻網(wǎng)絡DAC的電阻網(wǎng)絡的電阻取值有(

)種。

答案:2邏輯代數(shù)中有3種基本運算：________、________和________

答案:與或非優(yōu)先編碼器允許多個輸入端同時請求編碼，但只對優(yōu)先權最高的有效輸入信號進行編碼

答案:對

答案:錯常見的數(shù)據(jù)選擇器有

答案:2選1###4選1###8選1在何種輸入情況下，“或非”運算的結果是邏輯0

答案:全部輸入是1###任一輸入為0，其他輸入為1###任一輸入為1二進制數(shù)有0、1、2

答案:錯若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。

答案:對時序邏輯電路分析的關鍵是求出狀態(tài)方程，把驅(qū)動方程代入特性方程得到狀態(tài)方程

答案:對

答案:表征A/D轉(zhuǎn)換器性能的重要指標是

答案:轉(zhuǎn)換誤差###分辨率###轉(zhuǎn)換速度求一個邏輯函數(shù)F的對偶式，可將F中的

答案:“·”換成“+”，“+”換成“·”###常數(shù)中“0”換成“1”，“1”換成“0”###變量不變用觸發(fā)器設計一個24進制的計數(shù)器，至少需要（）個觸發(fā)器

答案:5能實現(xiàn)分時傳送數(shù)據(jù)邏輯功能的是

答案:三態(tài)邏輯門

答案:單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入(

)態(tài)

答案:暫穩(wěn)用74LS138譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個

答案:與非門下列電路屬于時序邏輯電路的有

答案:計數(shù)器在邏輯函數(shù)的卡諾圖化簡中，若被合并的最小項數(shù)越多（畫的圈越大），則說明化簡后

答案:該乘積項含因子少能夠自動產(chǎn)生矩形脈沖信號的電路為

答案:多諧振蕩器下面的狀態(tài)轉(zhuǎn)換圖是74LS160采用置零法構成的(

)進制計數(shù)器，(

)。

答案:在何種輸入情況下，“與非”運算的結果是邏輯0

答案:全部輸入是1對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應使輸入T=（）

答案:1由555定時器構成的單穩(wěn)態(tài)觸發(fā)器，其輸出脈沖寬度取決于

答案:外接R、C的數(shù)值下列電路中被稱為多路開關的是

答案:數(shù)據(jù)選擇器半導體數(shù)碼管的缺點是

答案:工作電流大同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者

答案:沒有統(tǒng)一的時鐘脈沖控制組合邏輯電路的特點是

答案:不需要CLK信號，無記憶功能比較兩個一位二進制數(shù)A和B，當A=B時輸出F=1，則F的表達式是（）

答案:F=A⊙B數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。

答案:對主從結構的觸發(fā)器在每個時鐘周期里輸出端的狀態(tài)只能改變一次

答案:對一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。

答案:錯多諧振蕩器有兩個穩(wěn)定的狀態(tài)

答案:錯(34.2)8的二進制數(shù)為11100.01

答案:對將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過（

）過程

答案:編碼###量化###保持###采樣

答案:在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是

答案:（FF）16###（255）10

答案:A表達式Y（A,B,C,D）=∑m（0,13,14,15）+Σd（1,2,3,9,10,11）的最簡形式為（）

答案:當JK觸發(fā)器的輸入端J=K=1時，可以實現(xiàn)以下（）功能。

答案:T￠觸發(fā)器

答案:有2n個輸入端，1個輸出端的是

答案:數(shù)據(jù)選擇器以下哪兩個最小項是邏輯相鄰項（）

答案:一個二進制譯碼器若有128個譯碼輸出端，則譯碼輸入端有（?）個

答案:7若各門電路的輸入均為A和B，且A=0，B=1；則與非門的輸出為（

），或非門的輸出為（

），同或門的輸出為（

）

答案:1

0

0對于T′觸發(fā)器，若原態(tài)Q=1，次態(tài)Q*=（）

答案:0下列電路中不屬于時序邏輯電路的是

答案:全加器用二進制代碼來表示某一數(shù)字、文字、符號信息的過程稱作

答案:編碼噪聲容限是指在保證邏輯門能完成正常功能的情況下所允許的最大干擾電壓

答案:對時序邏輯電路可以沒有輸入變量，但必須包含存儲電路。

答案:對把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器

答案:錯在數(shù)字電路中，常用的計數(shù)制除十進制外，還有

答案:十六進制###八進制###二進制

答案:C某計數(shù)器狀態(tài)轉(zhuǎn)換圖如下圖，該電路為(

)進制計數(shù)器，它有(

)個無效狀態(tài)，電路(

)自啟動。

答案:五；三

；能一位十進制數(shù)可以用（）位二進制數(shù)來表示

答案:4數(shù)據(jù)分配器一般有（）個輸入端，有2n個輸出端

答案:1如圖所示的波形圖表示的邏輯關系是(

)

答案:多諧振蕩器可產(chǎn)生（）。

答案:矩形脈沖D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高

答案:對若利用74LS160置數(shù)法構成6進制計數(shù)器，集成塊各引腳如何設置。

答案:RD′接高電平1###D3D2D1D0都接地###EP、ET接高電平1###LD′=(Q2Q0)′TTL門電路中，為了防止干擾，通常把懸空的輸入端接入低電平

答案:錯欲對全班49個學生以二進制代碼編碼表示，最少需要二進制碼的位數(shù)是

答案:6能將2kHz正弦波轉(zhuǎn)換成2kHz矩形波的電路是

答案:施密特觸發(fā)器在何種輸入情況下，“或非”運算的結果是邏輯1

答案:全部輸入是0對兩個二進制數(shù)進行比較并判定大小關系的邏輯電路是

答案:數(shù)值比較器74LS00集成塊為兩塊四輸入與非門

答案:錯具有N個獨立的狀態(tài)，計滿N個計數(shù)脈沖后，狀態(tài)能進入循環(huán)的時序電路，稱之模N計數(shù)器

答案:對以下門電路中，輸入端不允許懸空的是

答案:CMOS門

答案:若在編碼器中有50個編碼對象，則輸出二進制代碼位數(shù)至少需要（?）位

答案:6下列函數(shù)中表示為最小項表達式形式的是（）。

答案:構造一個6進制計數(shù)器需要（）個有效狀態(tài)，（）個觸發(fā)器

答案:6，3在真值表中，我們將不可能、不允許出現(xiàn)的項成為無關項

答案:對若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。

答案:錯2輸入端四與非門器件74LS00與7400的邏輯功能完全相同。

答案:對對于T′觸發(fā)器，若原態(tài)Q=1，次態(tài)Qn+1=（）

答案:0下列選項中屬于8421BCD碼的是

答案:01008選1數(shù)據(jù)選擇器需要（）個地址控制端

答案:3N個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為（

）的計數(shù)器

答案:全部最小項的和必為1

答案:對能實現(xiàn)1位二進制帶進位加法運算的是

答案:全加器

答案:A將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）的模擬量的過程稱為

答案:采樣下列電路中，（

）可以實現(xiàn)定時功能

答案:單穩(wěn)態(tài)觸發(fā)器4線-16線譯碼器可以由

片3線-8線譯碼器擴展實現(xiàn)。

答案:2按正邏輯體制，與下面真值表相對應的邏輯門應是輸入輸出輸入輸出A

BFA

BF0

0

01

0

00

1

01

1

1

答案:與門0⊕(1⊕A)′=

答案:A石英晶體多諧振蕩器的突出優(yōu)點是

答案:振蕩頻率穩(wěn)定觸發(fā)器有兩個暫穩(wěn)態(tài)，分別用來存儲二進制數(shù)0和1

答案:錯單穩(wěn)態(tài)觸發(fā)器無需外加觸發(fā)脈沖就能產(chǎn)生周期性脈沖信號

答案:錯在數(shù)字電路中，將公共數(shù)據(jù)線上的信號根據(jù)需要送到多個不同通道上去的邏輯電路稱為數(shù)據(jù)選擇器

答案:錯施密特觸發(fā)器有兩個穩(wěn)定的狀態(tài)

答案:對下列哪些是74LS161具有的功能

答案:保持###計數(shù)###清零###置數(shù)脈沖整形電路有

答案:施密特觸發(fā)器###單穩(wěn)態(tài)觸發(fā)器CMOS或非門與TTL或非門的邏輯功能完全相同。

答案:對邏輯變量的取值１和０可以表示

答案:電位的高、低###開關的閉合、斷開###真與假###電流的有、無譯碼是編碼的逆過程

答案:對觸發(fā)器按照邏輯功能分可以分為哪些類型

答案:JK觸發(fā)器###T和T’觸發(fā)器###D觸發(fā)器###RS觸發(fā)器方波的占空比為0.5。

答案:對A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。

答案:對以下哪些是主從JK觸發(fā)器的功能

答案:置1###保持###置0下列不屬于TTL門電路的是

答案:OD門###COMS門常用的譯碼器有哪些

答案:二-十進制譯碼器###二進制譯碼器###顯示譯碼器若各門電路的輸入均為A和B，且A=0，B=1；則下列說法正確的是

答案:異或門的輸出為1###同或門的輸出為0

答案:六為了將正弦信號轉(zhuǎn)換成與之頻率相同的脈沖信號，可采用

答案:施密特觸發(fā)器觸發(fā)器有（）個穩(wěn)態(tài)，存儲8位二進制信息要（）個觸發(fā)器

答案:2，8對于D觸發(fā)器，若原態(tài)Q=0，欲使新態(tài)Qn+1=1，應使輸入D=（）

答案:1以下表達式中符合邏輯運算法則的是

答案:A+1=1RS觸發(fā)器的約束條件是（）。

答案:RS=0由四個觸發(fā)器構成十二進制計數(shù)器,其無效狀態(tài)有

答案:四個目前在數(shù)字計算機中，兩個二進制數(shù)之間的算術運算都是可以化作若干（）運算進行

答案:加法

答案:以下電路中常用于總線應用的有

答案:三態(tài)門用二進制碼表示指定離散電平的過程稱為

答案:編碼組合電路設計的結果最終是要得到

答案:邏輯電路圖邏輯函數(shù)F(A,B,C)=AB+BC+AC的最小項標準式為

答案:F(A,B,C)=∑m(3,5,6,7)欲對全班43個學生以二進制代碼編碼表示，最少需要二進制碼的位數(shù)是

答案:6若各門電路的輸入均為A和B，且A=1，B=0；則與門的輸出為(

)，或門的輸出為(

)，異或門的輸出為(

)。

答案:0

1

1工作時需要將輸出端與電源通過負載連接的是

答案:OC門某邏輯函數(shù)F=ABC，它的反函數(shù)應是（）。

答案:十六進制數(shù)17轉(zhuǎn)換為10進制數(shù)為

答案:23以下電路中可以實現(xiàn)“線與”功能的有

答案:漏極開路門

答案:1

答案:因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（）

答案:錯對邊沿JK觸發(fā)器，在CLK為高電平期間，當J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。

答案:錯扇出系數(shù)為灌電流工作時的扇出系數(shù)與拉電流工作時的扇出系數(shù)中較大的一個

答案:錯TTL門電路中懸空的輸入管腳相當于接入高電平

答案:對時序邏輯電路可以不包含觸發(fā)器，但必須包含組合電路。

答案:錯TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（）相當于輸入邏輯“1”

答案:通過電阻3.2kΩ接電源###通過電阻3.2kΩ接地###懸空在下列器件中，屬于時序邏輯電路的是

答案:節(jié)拍脈沖發(fā)生器###環(huán)形計數(shù)器###序列信號檢測器下列器件中，屬于組合電路的有

答案:全加器###比較器格雷碼具有任何相鄰碼只有一位碼元不同的特性。

答案:對單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tw表示，與電路中的RC無關

答案:錯兩片8線-3線二進制優(yōu)先編碼器74LS148可以擴展成16線-4線二進制優(yōu)先編碼器

答案:對觸發(fā)器和門電路是構成數(shù)字系統(tǒng)的基本邏輯單元

答案:對普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。

答案:對用來描述時序邏輯電路的三個方程分別是

答案:輸出方程###驅(qū)動方程###狀態(tài)方程下面可以使與非門輸出為1的是

答案:A=1,B=0###A=0,B=1###A=0,B=0基本RS觸發(fā)器的功能有哪些？

答案:保持###置0###置1

答案:單穩(wěn)態(tài)觸發(fā)器的主要用途是

答案:整形###延時###定時以下能用555定時器構成的電路是

答案:多諧振蕩器###施密特觸發(fā)器###單穩(wěn)態(tài)觸發(fā)器下面可以使或非門輸出為0的是

答案:A=1,B=0###A=1,B=1###A=0,B=1三態(tài)門的三種工作狀態(tài)為

答案:高阻態(tài)###高電平###低電平下列哪些是半導體數(shù)碼管的優(yōu)點

答案:亮度高###體積小###工作電壓低###使用壽命長下列選項中不屬于8421BCD碼的是

答案:1100###1101半導體數(shù)碼管有哪些接法

答案:共陽極###共陰極邏輯函數(shù)的常用表示方法有

答案:邏輯表達式###波形圖###真值表###卡諾圖###邏輯圖四位扭環(huán)形計數(shù)器的有效狀態(tài)有（）個

答案:8二輸入端的或非門，其輸入端為A、B，輸出端為Y，則其表達式Y=（）

答案:在不影響邏輯功能的情況下，CMOS或非門的多余輸入端可

答案:接低電平

答案:4位輸入的二進制譯碼器，其輸出應有（?）位

答案:16以下電路中，欲獲得一個數(shù)字系統(tǒng)的時鐘脈沖源，應采用

答案:多諧振蕩器

答案:1.4V下面對電路的描述正確的是

答案:這是一個上升沿觸發(fā)的D觸發(fā)器，異步置位復位端高電平有效以下電路中，欲將三角波轉(zhuǎn)換成矩形波，應采用

答案:施密特觸發(fā)器一個數(shù)字信號有（）種取值

答案:2對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應使輸入T=（）

答案:得到最大計數(shù)長度是2n的計數(shù)器需要（

）個觸發(fā)器構成

答案:n電路為CMOS門電路，要想使F=A′,選擇正確答案

答案:錯誤,錯誤,錯誤,錯誤主從JK觸發(fā)器和T′觸發(fā)器具有相同的（）功能

答案:翻轉(zhuǎn)

答案:圖中G1和G2為三態(tài)門，G3為TTL或非門。若取R=100kΩ,則F=

答案:0以下哪個電路具有記憶功能（）

答案:JK觸發(fā)器欲獲得一個數(shù)字系統(tǒng)的時鐘脈沖源，應采用以下(

)電路。

答案:多諧振蕩器

答案:T′觸發(fā)器不考慮來自低位的進位的加法器是

答案:半加器一個T’觸發(fā)器，加上時鐘脈沖，則觸發(fā)器

答案:翻轉(zhuǎn)一個T觸發(fā)器，在T=1時，加上時鐘脈沖，則觸發(fā)器

答案:翻轉(zhuǎn)下圖中滿足Qn+1=Qn的觸發(fā)器是（）

答案:在移位寄存器中采用并行輸出比串行輸出

答案:快顯示譯碼器74LS48有（）個輸入端，（）輸出端。

答案:4，7

答案:A邏輯表達式A+BC=

答案:（A+B）（A+C）D鎖存器當CLK=1時，可以有（）功能

答案:置0和置1要使JK觸發(fā)器的輸出Q從1變成0，它的輸入信號JK應為

答案:01

答案:D0=D2=0，D1=D3=1關于ADC0804的敘述哪些是正確的

答案:它是把模擬信號轉(zhuǎn)換為數(shù)字信號的集成塊###有8個數(shù)據(jù)輸出端A/D轉(zhuǎn)換器中，常用于高精度、低速場合的是（

）。

答案:雙積分型要把0~1V的模擬電壓量化輸出為3位二進制代碼，若將其分為8段，并取量化電平Δ=2/15V，則量化誤差為

答案:1/15V

答案:直通方式4位倒T形電阻網(wǎng)絡D/A轉(zhuǎn)換電路中，已知VREF=-8V，當d3d2d1d0=1000時，在輸出端所產(chǎn)生的模擬電壓值為

答案:4V以下哪個對ADC的描述是正確的（

）。

答案:模擬信號轉(zhuǎn)換成數(shù)字信號的電路關于DAC0832的敘述哪些是正確的

答案:它內(nèi)部的D/A轉(zhuǎn)換器為倒T型電阻網(wǎng)絡###它是8位D/A轉(zhuǎn)換器，有8個數(shù)據(jù)輸入端###它輸出為電流信號，需要外接運算放大器D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（

）

答案:對以下哪些關于倒T型電阻網(wǎng)絡D/A轉(zhuǎn)換器的描述是正確的

答案:電阻只有R和2R###在開關狀態(tài)轉(zhuǎn)換時，不需要電流的建立時間###輸出電壓如果模擬電壓滿量程VFSR為15V，8位D/A轉(zhuǎn)換器可分辨的輸出最小電壓為（

）mV。

答案:60

答案:構成的電路是多諧振蕩器###脈沖波形高電平時間t=0.69(R1+R2)C矩形波的占空比一定為50%。（）

答案:錯555定時器內(nèi)部有3個5kΩ的電阻，當沒有控制電壓輸入時，兩個閾值電壓分別為1/3Vcc和2/3Vcc。（）

答案:對

答案:4管腳為直接清零端，低電平有效###5管腳為控制電壓輸入端，可以通過0.01μF電容接地用555定時器組成施密特觸發(fā)器，當輸入控制VCO外接10V電壓時，回差電壓為（）

答案:5V施密特觸發(fā)器有（）個穩(wěn)定狀態(tài)，多諧振蕩器有（）個穩(wěn)定狀態(tài)，單穩(wěn)態(tài)觸發(fā)器有（）個穩(wěn)定狀態(tài)。

答案:2、0、1用555定時器構成單穩(wěn)態(tài)觸發(fā)器其輸出脈寬為（）

答案:1.1RC；單穩(wěn)態(tài)觸發(fā)器輸出的脈沖信號的寬度一定是相等的。（）

答案:對欲將三角波轉(zhuǎn)換為矩形波，可以利用單穩(wěn)態(tài)觸發(fā)器實現(xiàn)。（）

答案:錯

答案:右側電路可以實現(xiàn)：M=1時，構成六進制計數(shù)器；M=0時，構成八進制計數(shù)器###兩個電路都可以構成可變進制計數(shù)器

答案:置數(shù)法，十二

答案:4個JK觸發(fā)器均構成了T觸發(fā)器###這是一個同步時序邏輯電路###驅(qū)動方程J0=K0=1，J1=K1=Q0，J2=K2=Q0Q1，J3=K3=Q0Q1Q2由4位二進制加法計數(shù)器74LS161和8選1數(shù)據(jù)選擇器74LS151構成的序列信號發(fā)生器如圖，CLK輸入8個時鐘信號，Y依次輸出

答案:11101000用74LS161構成120進制的計數(shù)器，需要（）片能夠?qū)崿F(xiàn)。

答案:2由3個JK觸發(fā)器構成的時序邏輯電路如下圖，下面關于電路的描述正確的有

答案:

答案:錯

答案:電路可以實現(xiàn)串行輸入串行輸出###電路可以實現(xiàn)串行輸入并行輸出###這是一個單向移位寄存器下面由4個D觸發(fā)器構成的時序邏輯電路稱為（）計數(shù)器，有效狀態(tài)有（）個。

答案:環(huán)形，4在下列器件中，不屬于時序邏輯電路的是（）。

答案:數(shù)值加法器對以下狀態(tài)轉(zhuǎn)換圖描述正確的有

答案:有2個無效狀態(tài)###有6個有效狀態(tài)###電路能自啟動用觸發(fā)器設計一個27進制的計數(shù)器，至少需要（）個觸發(fā)器。

答案:5下圖中滿足Qn+1=1的觸發(fā)器是（）。

答案:欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（）

答案:

答案:觸發(fā)器具有記憶功能，常用來存儲二進制信息，而且一個觸發(fā)器可以存儲0或1兩位二進制信息。（）

答案:錯

答案:這是一個上升沿觸發(fā)的D觸發(fā)器，異步置位復位端高電平有效

答案:異或門

答案:

答案:這是一個五進制計數(shù)器###3個觸發(fā)器是上升沿觸發(fā)半加器邏輯符號如圖所示，當C=1，S=0時，A和B分別為（

）

答案:A=1,B=1

答案:設某函數(shù)的表達式F=A+B，假設A為高位，若用四選一數(shù)據(jù)選擇器來設計，則數(shù)據(jù)端D0D1D2D3的狀態(tài)是（）。

答案:01113線-8線譯碼器74LS138正