數(shù)電實(shí)驗(yàn)手冊

PAGEPAGE56實(shí)驗(yàn)一TTL集成邏輯門的參數(shù)測試一、實(shí)驗(yàn)?zāi)康?、了解TTL與非門各參數(shù)的意義。2、熟悉TTL與非門主要參數(shù)測試方法。3、熟悉萬用表的使用方法。4、熟悉數(shù)字邏輯實(shí)驗(yàn)板的使用方法。5、了解集成邏輯門電路的使用注意事項(xiàng)。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯實(shí)驗(yàn)板1塊2、數(shù)字萬用表1塊3、74HC00二輸入四與非門1片三、實(shí)驗(yàn)原理（a）(b)圖1－174HC00邏輯框圖(a)、邏輯符號(b)1、與非門的邏輯功能與非門的邏輯功能是：當(dāng)輸入端有一個或一個以上是低電平時，輸出端為高電平；只有當(dāng)輸入端全部為高電平時，輸出端才是低電平（即有“0”得“1”，全“1”得“0”。）其邏輯表達(dá)式為Y＝2、TTL與非門主要參數(shù) （1）輸出高電平VON 輸出高電平就是電路關(guān)態(tài)輸出電平，即電路有一個以上輸入端接低電平的輸出電平值。一般產(chǎn)品規(guī)定指標(biāo)VOH≥3.2V。 （2）輸出低電平VOL 輸出低電平就是電路開態(tài)輸出電平，即電路所有輸入端均接高電平時輸出電平值。一般產(chǎn)品規(guī)定指標(biāo)VOL≤0.35V。 (3)空載導(dǎo)通電流ICCL（或?qū)?yīng)空載導(dǎo)通功耗PON） ICCL是與非門處于開啟狀態(tài)下流過電源的電流。將空載導(dǎo)通電流ICCL乘以電源電壓VCC就得到空載導(dǎo)通功耗PON，即PON=ICCLVCC (4)空載截止電流ICCH（或?qū)?yīng)空載截止功耗POFF） ICCH是與非門處于關(guān)閉狀態(tài)下流過電源的電流。將空載截止電流ICCH乘以電源電壓VCC就得到空載截止功耗POFF，即POFF=ICCHVCC（5）輸入短路電流Iis輸入短路電流Iis是低電平輸入時灌進(jìn)前級門的負(fù)載電流，其大小直接影響前級門的扇出系數(shù)。（6）開門電平VON開門電平VON是輸出為額定低電平時的最小輸入電平。（7）關(guān)門電平VOFF開門電平VOFF是指輸出電平達(dá)到額定高電平的90%時的輸入電平。（8）扇出系數(shù)N0扇出系數(shù)N0指輸出端最多能帶同類門的個數(shù)，它反映了與非門的最大負(fù)載能力。N0=ILMAX/Iis，其中ILMAX為VOL≤0.35時允許灌入的最大灌入負(fù)載電流，Iis為輸入短路電流。TTL與非門參數(shù)測試原理圖如圖1-2。&AB&ABVCCV圖1-2TTL與非門參數(shù)測試原理圖（a）空載導(dǎo)通功耗測試電路（b）空載截止功耗測試電路（c）低電平輸入電流IIL測試電路（d）輸出高電平、低電平測試電路四、實(shí)驗(yàn)內(nèi)容1、與非門邏輯功能測試+5V+5V74HC0089101112131474HC0089101112131476543217654321邏輯開關(guān)邏輯開關(guān)圖1-3邏輯功能測試電路（1）按圖1-3接線。（2）按表1-1要求用開關(guān)改變輸入引腳1,2的狀態(tài)，借助邏輯指示燈或者萬用表測量輸出引腳3的狀態(tài)，把測試結(jié)果填入表中。表1-11腳2腳3腳000110112、與非門主要參數(shù)測試（1）輸出高電平VOH、低電平VOL測試參照圖1-4測試輸出電壓值。12123414131211567109874HC00邏輯開關(guān)+5VV＋－輸出VOH，其值為（）2）A為（），B為（）時，輸出VOL，其值為（）。（2）空載導(dǎo)通功耗測試PON參照圖1-5接線，測試電流ICCL的值。（3）空載截止功耗POFF測試參照圖1-4接線，測試ICCH電流的值。圖1-4輸出電平測試電路（4）輸入短路電流Iis測試參照圖1-6接線，測試電流Iis的值。12123414131211567109874HC00邏輯開關(guān)+5VmAaza123414131211567109874HC00+5VmAaza圖1-6輸入短路電流測試電路圖1-5空載功耗測測試電路五、實(shí)驗(yàn)注意事項(xiàng)使用電壓表和電流表時，應(yīng)參考測試參數(shù)的規(guī)范值及測試電路，正確選擇量程。六、實(shí)驗(yàn)報(bào)告要求列出實(shí)驗(yàn)任務(wù)的記錄數(shù)據(jù)表格，寫出實(shí)驗(yàn)的方法、步驟，畫出實(shí)驗(yàn)電路實(shí)驗(yàn)二OC/三態(tài)門電路邏輯功能測試一、實(shí)驗(yàn)?zāi)康?、掌握開漏輸出門的邏輯功能及使用方法。2、了解負(fù)載電阻對OC門的影響。3、掌握三態(tài)門的邏輯功能及使用方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯實(shí)驗(yàn)板 1塊2、萬用表1塊3、74HC01二輸入四開漏輸出與非門1片4、74HC125三態(tài)輸出四總線緩沖門1片三、實(shí)驗(yàn)原理1、集電極開路門（OC門）圖2-1OC門內(nèi)部電路圖（a）和邏輯符號（b）T5的集電極是斷開的，必須經(jīng)外接電阻RL,接通電源后電路才能實(shí)現(xiàn)與非邏輯及線與功能。即在實(shí)際使用中，可直接將幾個邏輯門的輸出端相連，這種輸出直接相連，實(shí)現(xiàn)輸出與功能的方式稱為線與。圖2-2所示為實(shí)現(xiàn)線與功能的電路。圖2-2OC門線與2、三態(tài)門三態(tài)門：是指邏輯門的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)（或稱禁止?fàn)顟B(tài)）的門電路，簡稱TSL(TristateLogic)門。（1）三態(tài)門的電路圖2-3三態(tài)門電路及邏輯符號（2）三態(tài)門的種類<1>按邏輯功能分：三態(tài)與非門、三態(tài)緩沖門、三態(tài)非門、三態(tài)與門。<2>按控制模式分：低電平有效的三態(tài)門和高電平有效的三態(tài)門。四、實(shí)驗(yàn)內(nèi)容1、OC門邏輯功能測試12123414131211567109874HC01邏輯開關(guān)Vin1123414131211567109874HC01Q1A1B1Q2A2B2GNDQ4A4B4Q3A3B3Vcc圖2-4OC門74HC01引腳圖圖2-5OC門邏輯功能測試電路（2）設(shè)VOH=2.8V，VOL=0.3V。調(diào)節(jié)輸入信號先使電路能夠輸出邏輯高電平，再調(diào)電位計(jì)，測出此時保證輸出電壓大于2.8V的RL值為RLMAX；再調(diào)節(jié)輸入信號先使電路能夠輸出邏輯低電平，調(diào)電位計(jì)，測出此時保證輸出電壓小于0.3V的RL值為RLMIN。討論RL對輸出的影響。（3）根據(jù)測試結(jié)果，選中間值接入電路，測試并記錄電路的邏輯功能。用開關(guān)設(shè)A、B、C、D輸入狀態(tài)，借助指示燈和萬用表觀測輸出端的相應(yīng)狀態(tài)并填入表2.1中。表2.1輸入輸出A（2腳）B（3腳）C（5腳）D（6腳）邏輯狀態(tài)00000001001000110100010101100111100010011010101111001101111011112、三態(tài)門74HC125的邏輯功能測試（1）按電路連接圖連接74HC125。1123414131211567109874HC125Q1A1Q2A2GNDQ4A4Q3A3VCCEN4EN3EN1EN2123414131211567109874HC125邏輯開關(guān)（控制信號）邏輯開關(guān)（數(shù)據(jù)信號）圖2-6三態(tài)門74HC125引腳圖圖2-7三態(tài)門邏輯功能測試電路（2）利用開關(guān)分別改變控制端EN1、EN2狀態(tài)，觀察輸出與輸入數(shù)據(jù)端A2的邏輯關(guān)系，并將結(jié)果記入表2.2中。注意控制端不能同時為0?。”?.2輸入EN1/EN20/11/0A1A2輸出Q輸入EN1/EN21/1A1A2輸出五、實(shí)驗(yàn)注意事項(xiàng)1、注意OC門外接電源和負(fù)載的接入。2、三態(tài)門的輸入控制端不能同時為0，否則出現(xiàn)輸出端相連的情況，這是不允許的。六、實(shí)驗(yàn)報(bào)告要求按實(shí)驗(yàn)要求完成實(shí)驗(yàn)內(nèi)容，并回答下列問題：1、當(dāng)輸出為邏輯“1”（即高電平）時，保證輸出電壓大于2.8V的RLMAX為多少？輸出為邏輯“0”(即低電平)時，保證輸出電壓小于0.3V的RLMIN為多少？RL對輸出電壓值有什么影響？2、OC門線與的邏輯表達(dá)式為？3、總結(jié)三態(tài)門的功能。實(shí)驗(yàn)三譯碼器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握譯碼器的測試方法。2、了解中規(guī)模集成譯碼器的功能，管腳分布，掌握其邏輯功能。3、掌握用譯碼器構(gòu)成組合電路的方法。4、學(xué)習(xí)譯碼器的擴(kuò)展。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯電路實(shí)驗(yàn)板1塊2、74HC1383-8線譯碼器2片3、74HC20雙4輸入與非門1片三、實(shí)驗(yàn)原理 1、中規(guī)模集成譯碼器74HC13874HC138是集成3線－8線譯碼器，在數(shù)字系統(tǒng)中應(yīng)用比較廣泛。圖3－1是其引腳排列。其中A2、A1、A0為地址輸入端，～為譯碼輸出端，S1為使能端。表3-1為74HC138真值表。表3-174HC138真值表輸入輸出S1+A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××1111111174HC13874HC138圖3－174HC138引腳 74HC138工作原理為：當(dāng)S1=1，S2+S3=0時，電路完成譯碼功能，輸出低電平有效。其中： 2、譯碼器應(yīng)用 因?yàn)?4HC138三-八線譯碼器的輸出包括了三變量數(shù)字信號的全部八種組合，每一個輸出端表示一個最小項(xiàng)，因此可以利用八條輸出線組合構(gòu)成三變量的任意組合電路。四、實(shí)驗(yàn)內(nèi)容1、譯碼器74HC138邏輯功能測試（1）控制端功能測試測試電路如圖3-2所示。按表3-2所示條件輸入開關(guān)狀態(tài)。觀察并記錄譯碼器輸出狀態(tài)。LED指示燈亮為0，燈不亮為1。邏輯開關(guān)邏輯狀態(tài)顯示邏輯開關(guān)邏輯狀態(tài)顯示S1A2A1A074HC1381╳╳74HC138╳╳╳110101111╳╳╳╳╳╳╳╳╳圖3-274HC138邏輯功能測試電路（2）邏輯功能測試將譯碼器使能端S1及地址端A2、A1、A0分別接至邏輯電平開關(guān)輸出口，八個輸出端依次連接在邏輯電平顯示器的八個輸入口上，撥動邏輯電平開關(guān)，按表3－3逐項(xiàng)測試74HC138的邏輯功能。表3－374HC138邏輯功能測試輸入輸出S1+A2A1A010000100011001010011101001010110110101110×××××1××× 2、用74HC138實(shí)現(xiàn)邏輯函數(shù)如果設(shè)A2=A，A1=B，A0=C，則函數(shù)Y的邏輯圖如3-3所示。用74HC138和74HC20各一塊在實(shí)驗(yàn)箱上連接圖3-3線路。并將測試結(jié)果記錄表3-4中。ABCY000001010011100101110111表3-4函數(shù)功能測試74HC13874HC138圖3-3用74HC138組成函數(shù)Y 3、用兩個3線-8線譯碼器構(gòu)成4線-16線譯碼器。利用使能端能方便地將兩個3/8譯碼器組合成一個4/16譯碼器，如圖3－4所示。圖3-4用兩片74HC138組合成4/16譯碼器五、實(shí)驗(yàn)注意事項(xiàng)1、注意集成電路輸入控制端和輸出控制端的信號。2、74HC138集成塊搭接中注意輸出信號的處理。六、實(shí)驗(yàn)報(bào)告要求1、整理有關(guān)實(shí)驗(yàn)數(shù)據(jù)，總結(jié)利用MSI器件設(shè)計(jì)組合邏輯電路的方法。2、寫出用兩片3線-8線譯碼器74HC138組成4線-16線譯碼器的設(shè)計(jì)過程。實(shí)驗(yàn)四數(shù)據(jù)選擇器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)數(shù)據(jù)選擇器邏輯功能測試方法。2、了解中規(guī)模集成數(shù)據(jù)選擇器的邏輯功能。3、熟悉利用數(shù)據(jù)選擇器構(gòu)成任意邏輯函數(shù)的方法。4、了解數(shù)據(jù)選擇器的擴(kuò)展方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯電路實(shí)驗(yàn)板1塊2、74HC1531片3、74HC321片三、實(shí)驗(yàn)原理1、雙四選一數(shù)據(jù)選擇器74HC153所謂雙4選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個4選1數(shù)據(jù)選擇器。引腳排列如圖4－1。74HC15374HC153圖4－174HC153引腳功能、為兩個獨(dú)立的使能端；A1、A0為公用的地址輸入端；1D0～1D3和2D0～2D3分別為兩個4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；Q1、Q2為兩個輸出端。1）當(dāng)使能端（）＝1時，多路開關(guān)被禁止，無輸出，Q＝0。2）當(dāng)使能端（）＝0時，多路開關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0～D3送到輸出端Q。該電路的表達(dá)式為： Y=A1A0D0+A1A0D1+A1A0D2+A1A0D32、數(shù)據(jù)選擇器的應(yīng)用—實(shí)現(xiàn)邏輯函數(shù) 用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)，方法與譯碼器相似，只是將出現(xiàn)的最小項(xiàng)對應(yīng)的數(shù)據(jù)端接入高電平，未出現(xiàn)的接低電平，將地址端作為自變量的輸入端，則可以實(shí)現(xiàn)。四、實(shí)驗(yàn)內(nèi)容1、測試雙四選一數(shù)據(jù)選擇器的邏輯功能。輸入輸出A1A0Y1××000001010011在實(shí)驗(yàn)箱上接線，地址端A2、A1、A0、數(shù)據(jù)端D0～D7、使能端接邏輯開關(guān)，輸出端Y接邏輯電平顯示器，按74HC153功能表逐項(xiàng)進(jìn)行測試，將測試結(jié)果填入表4-1中。表4－12、用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)F=AB+C。參照原理圖搭接電路，并觀察電路的功能。用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)函數(shù)F有三個輸入變量，而數(shù)據(jù)選擇器有兩個地址端A1、A0少于函，74HC153的表達(dá)式與函數(shù)F對照，得出：D0＝0，D1＝D2＝C，D3＝1接線圖如圖4－2所示，測試并記錄結(jié)果在表4-2。表4－2輸入輸出ABCF00000101001110010111011174HC15374HC153圖4－2用74HC153實(shí)現(xiàn)函數(shù)用四選一數(shù)據(jù)選擇器74HC153構(gòu)成八選一數(shù)據(jù)選擇器。參照圖4-3搭接電路，并觀察電路的功能。74HC15374HC153圖4－374HC153構(gòu)成八選一數(shù)據(jù)選擇器五、實(shí)驗(yàn)注意事項(xiàng)注意74HC153控制端的信號。六、實(shí)驗(yàn)報(bào)告要求1、整理有關(guān)實(shí)驗(yàn)數(shù)據(jù)，撰寫實(shí)驗(yàn)報(bào)告，對實(shí)驗(yàn)進(jìn)行總結(jié)。2、寫出用四選一數(shù)據(jù)選擇器74HC153構(gòu)成八選一數(shù)據(jù)選擇器的設(shè)計(jì)過程。實(shí)驗(yàn)五加法器一、實(shí)驗(yàn)?zāi)康?、掌握半加器、全加器的工作原理及邏輯功能。2、掌握集成加法器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯電路實(shí)驗(yàn)板1塊2、74HC2831片3、74HC041片4、74HC001片5、74HC861片三、實(shí)驗(yàn)原理1、半加器不考慮低位進(jìn)位，只本位相加，稱半加。實(shí)現(xiàn)半加的電路，為半加器。2、全加器考慮低位進(jìn)位的加法稱為全加。實(shí)現(xiàn)全加的電路，為全加器。3、多位加法器（1）串行多位加法（2）并行多位加法四、實(shí)驗(yàn)內(nèi)容與步驟1、用門電路實(shí)現(xiàn)全加器。參照圖5-1搭接電路，并測試其功能記錄結(jié)果在表5-1中。表5-1全加器真值表Ci-1AiBiSiCi+1000001010011100101110111 圖5-1小規(guī)模集成電路設(shè)計(jì)的全加器2、用數(shù)據(jù)選擇器實(shí)現(xiàn)全加器。參照圖5-2搭接電路，并觀察電路的功能。圖5-2用74HC138設(shè)計(jì)的全加器3、用譯碼器實(shí)現(xiàn)全加器。參照圖5-3搭接電路，并觀察電路的功能。圖5-3用74HC153設(shè)計(jì)的全加器4、用集成加法器74HC283實(shí)現(xiàn)代碼轉(zhuǎn)換電路。要求：設(shè)計(jì)一個四位全加器電路，能夠完成8421碼到余三碼的轉(zhuǎn)換。74HC283的引腳圖如圖5-4所示，按圖5-5搭接電路，并將觀察輸出記錄結(jié)果于表5-2。圖5-474HC283的引腳排列圖5-58421碼轉(zhuǎn)換成余三碼電路表5-2輸入輸出DCBAY3Y2Y1Y00000000100100011010001010110011110001001 五、實(shí)驗(yàn)注意事項(xiàng)注意74HC153控制端的信號。六、實(shí)驗(yàn)報(bào)告要求1、寫出用門電路實(shí)現(xiàn)全加器的設(shè)計(jì)過程，并記錄實(shí)驗(yàn)結(jié)果。2、寫出用數(shù)據(jù)選擇器實(shí)現(xiàn)全加器的設(shè)計(jì)過程，并記錄實(shí)驗(yàn)結(jié)果。3、寫出用譯碼器實(shí)現(xiàn)全加器的設(shè)計(jì)過程，并記錄實(shí)驗(yàn)過程。4、寫出用用集成加法器74HC283實(shí)現(xiàn)代碼轉(zhuǎn)換電路的設(shè)計(jì)過程，并記錄實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)六觸發(fā)器一、實(shí)驗(yàn)?zāi)康?、掌握集成D觸發(fā)器和JK觸發(fā)器的邏輯功能及觸發(fā)方式。2、掌握集成觸發(fā)器的使用方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯電路實(shí)驗(yàn)板1塊2、74HC74雙D觸發(fā)器1片3、74HC76雙JK觸發(fā)器1片三、實(shí)驗(yàn)原理觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時序電路的最基本邏輯單元。1、JK觸發(fā)器在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用74HC76雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號如圖6－1所示。JK觸發(fā)器的狀態(tài)方程為Qn+1＝Jn＋QnJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個或兩個以上輸入端時，組成“與”的關(guān)系。Q與為兩個互補(bǔ)輸出端。通常把Q＝0、＝1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q＝1，＝0定為“1”狀態(tài)。圖6－174HC76雙JK觸發(fā)器引腳排列圖2、D觸發(fā)器在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便。本實(shí)驗(yàn)采用上升沿觸發(fā)的雙D觸發(fā)器74HC74，引腳功能及邏輯符號如圖6－2所示。其狀態(tài)方程為：Qn+1＝Dn其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時鐘到來前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。74HC7474HC74圖6－274HC74引腳排列及邏輯符號四、實(shí)驗(yàn)內(nèi)容1、74HC74邏輯功能測試1）直接置位（SD）端復(fù)位（RD）端功能測試。利用邏輯開關(guān)改變、的邏輯狀態(tài)（D,CP狀態(tài)隨意），觀測相應(yīng)的、狀態(tài)，從而總結(jié)出兩個輸入控制端的功能。將測試結(jié)果記入表6-1中表6-1CPDQ10012）Ｄ與CP端功能測試從ＣＰ端輸入單個脈沖,按下表改變開關(guān)狀態(tài)。將測試結(jié)果記入表6-2中。表6-2輸入輸出Ｑn+1DCP原狀態(tài)Ｑn=0原狀態(tài)Ｑn=1011０→１11１→０111０→１11１→０2、74HC76邏輯功能測試1）直接置位(PR)復(fù)位(CLR)功能測試。2）功能測試。CP端加單脈沖，按表利用開關(guān)改變各端狀態(tài)，狀態(tài)記入表6-3。表6-3輸入輸出Qn+1JKCLRCP原狀態(tài)Ｑn=0原狀態(tài)Ｑn=10010→11→00110→11→01010→11→01110→11→03、(選作)觸發(fā)器功能轉(zhuǎn)換1）將D觸發(fā)器和J—K觸發(fā)器轉(zhuǎn)換成T’觸發(fā)器，列出表達(dá)式，畫出實(shí)驗(yàn)電路圖。2）接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形，比較兩者關(guān)系。3）自擬實(shí)驗(yàn)數(shù)據(jù)表并填寫之。五、實(shí)驗(yàn)注意事項(xiàng)正確判斷觸發(fā)器觸發(fā)方式。六、實(shí)驗(yàn)報(bào)告要求1,整理實(shí)驗(yàn)數(shù)據(jù)并填表。2,按要求回答問題，并畫出波形圖。3,總結(jié)各類觸發(fā)器特點(diǎn)。實(shí)驗(yàn)七計(jì)數(shù)器邏輯功能測試及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉中規(guī)模集成電路計(jì)數(shù)器74HC90的邏輯功能，使用方法及應(yīng)用。2、掌握構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯電路實(shí)驗(yàn)板2、74HC90同步加法二進(jìn)制計(jì)數(shù)器1片。3、74HC00二輸入四與非門1片。三、實(shí)驗(yàn)原理計(jì)數(shù)器是一個用以實(shí)現(xiàn)計(jì)數(shù)功能的時序部件，它不僅可用來計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。計(jì)數(shù)器種類很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。根據(jù)計(jì)數(shù)的增減趨勢，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。目前，無論是TTL還是件。1、集成計(jì)數(shù)器74HC90集成計(jì)數(shù)器74HC90是二-五-十進(jìn)制計(jì)數(shù)器，其管腳排列如圖7-1，功能表如表7-1。74HC9074HC90圖7-174HC90管腳排列表7-12．利用集成計(jì)數(shù)器芯片可方便地構(gòu)成任意（N）進(jìn)制計(jì)數(shù)器方法：1）反饋歸零法：是利用計(jì)數(shù)器清零端的清零作用，截取計(jì)數(shù)過程中的某一個中間狀態(tài)控制清零端，使計(jì)數(shù)器由此狀態(tài)返回到零重新開始計(jì)數(shù)。把模數(shù)大的計(jì)數(shù)器改成模數(shù)小的計(jì)數(shù)器。其關(guān)鍵是清零信號的選擇與芯片的清零方式有關(guān)，異步清零方式以N作為清零信號或反饋?zhàn)R別碼，其有效循環(huán)狀態(tài)為0～N-1；同步清零方式以N-1作為反饋?zhàn)R別碼，其有效循環(huán)狀態(tài)為0～N-1。還要注意清零端的有效電平，以確定用與門還是與非門來引導(dǎo)。2）反饋置數(shù)法：是利用具有置數(shù)功能的計(jì)數(shù)器，截取從Nb到Na之間的N個有效狀態(tài)構(gòu)成N進(jìn)制計(jì)數(shù)器。其方法是當(dāng)計(jì)數(shù)器的狀態(tài)循環(huán)到Na時，由Na構(gòu)成的反饋信號提供置數(shù)指令，由于事先將并行置數(shù)數(shù)據(jù)輸入端置成了Nb的狀態(tài)，所以置數(shù)指令到來時，計(jì)數(shù)器輸出端被置成Nb，再來計(jì)數(shù)脈沖，計(jì)數(shù)器在Nb基礎(chǔ)上繼續(xù)計(jì)數(shù)直至Na，又進(jìn)行新一輪置數(shù)、計(jì)數(shù)，其關(guān)鍵是反饋?zhàn)R別碼的確定與芯片的置數(shù)方式有關(guān)。異步置數(shù)方式以Na=Nb+N作為反饋?zhàn)R別碼，其有效循環(huán)狀態(tài)為Nb～Na；同步置數(shù)方式以Na=Nb+N-1作為反饋?zhàn)R別碼，其有效循環(huán)狀態(tài)為Nb～Na。還要注意置數(shù)端的有效電平，以確定用與門還是與非門來引導(dǎo)。四、實(shí)驗(yàn)內(nèi)容1、測試74HC90的邏輯功能，用數(shù)碼顯示管顯示。并記錄結(jié)果于表7-2表7-2計(jì)數(shù)脈沖CP計(jì)數(shù)邏輯狀態(tài)十進(jìn)制數(shù)Q3Q2Q1Q0012345678910112、74HC90芯片構(gòu)成十進(jìn)制計(jì)數(shù)器74HC9074HC903、用置數(shù)法將74HC90構(gòu)成一個七進(jìn)制計(jì)數(shù)器。74HC9074HC904、利用74HC90構(gòu)成一個二十四進(jìn)制的計(jì)數(shù)器，并用數(shù)碼顯示管顯示。74HC90(個位)74HC90(十位)74HC90(個位)74HC90(十位)五、實(shí)驗(yàn)注意事項(xiàng)1、集成塊功能端有效的狀態(tài)。2、實(shí)現(xiàn)其他進(jìn)制計(jì)數(shù)器的時候注意中斷狀態(tài)和反饋線的處理。六、實(shí)驗(yàn)報(bào)告要求按要求完成上述內(nèi)容，并總結(jié)計(jì)數(shù)器設(shè)計(jì)的方法及多級計(jì)數(shù)器級連有哪些規(guī)律？實(shí)驗(yàn)八寄存器功能測試及應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉寄存器的電路結(jié)構(gòu)和工作原理。2、掌握集成移位寄存器74HC194的邏輯功能和使用方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字邏輯電路實(shí)驗(yàn)板2、74HC74雙D觸發(fā)器2片3、74HC04六反相器1片。4、74HC194四位雙向通用移位寄存器1片。三、實(shí)驗(yàn)原理移位寄存器是一個具有移位功能的寄存器，是指寄存器中所存的代碼能夠在移位脈沖的作用下依次左移或右移。既能左移又能右移的稱為雙向移位寄存器，只需要改變左、右移的控制信號便可實(shí)現(xiàn)雙向移位要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實(shí)驗(yàn)選用的4位雙向通用移位寄存器，型號為CC40194或74HC194，兩者功能相同，可互換使用，其邏輯符號及引腳排列如圖8－1所示。功能表如表8-1所示。74HC19474HC194圖8－174HC194引腳排列其中D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并行輸出端；SR為右移串行輸入端，SL為左移串行輸入端；S1、S0為操作模式控制端；為直接無條件清零端；CP為時鐘脈沖輸入端。表8-1功能輸入輸出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除×0××××××××0000送數(shù)↑111××abcdabcd右移↑101DSR×××××DSRQ0Q1Q2左移↑110×DSL××××Q1Q2Q3DSL保持↑100××××××保持↓1××××××××四、實(shí)驗(yàn)內(nèi)容與步驟1、利用兩塊74HC74（四個D觸發(fā)器）構(gòu)成一個單向的移位寄存器。參照圖8-2搭接電路，觀察并記錄結(jié)果于表8-2。DQDQQQ0F0DQQF1DQQQ2F2DQQF31Q1Q3串出串入消除CPRdDn圖8-2右移移位寄存器表8-2CP輸入數(shù)據(jù)D右移移位寄存器輸出Q3Q2Q1Q0000000112031412、驗(yàn)證74HC194的功能，觀察左移、右移功能。按圖8－3接線，、S1、S0、SL、SR、D0、74HC194D1、D2、D3分別接至邏輯開關(guān)的輸出插口；Q0、74HC194Q1、Q2、Q3接至邏輯電平顯示輸入插口。CP端接單次脈沖源。按表8－1所規(guī)定的輸入狀態(tài)，逐項(xiàng)進(jìn)行測試。圖8－374LS194邏輯功能測試3、用74HC194組成七位串行輸入轉(zhuǎn)換為并行輸出電路。按圖8－4接線，進(jìn)行右移串入、并出實(shí)驗(yàn)，串入數(shù)碼自定；改接線路用左移方式實(shí)現(xiàn)并行輸出。圖8－4串并轉(zhuǎn)換電路轉(zhuǎn)換前，端加低電平，使1、2兩片寄存器的內(nèi)容清0，此時S1S0＝11，寄存器執(zhí)行并行輸入工作方式。當(dāng)?shù)谝粋€CP脈沖到來后，寄存器的輸出狀態(tài)Q0～Q7為01111111，與此同時S1S0變?yōu)?1，轉(zhuǎn)換電路變?yōu)閳?zhí)行串入右移工作方式，串行輸入數(shù)據(jù)由1片的SR端加入。隨著CP脈沖的依次加入，輸出狀態(tài)的變化可列在表8-3中。表8－3CPQ0Q1Q2Q3Q4Q5Q6Q7說明000000000清零101111111送數(shù)2dO0111111右移操作七次3d1d00111114d2d1d0011115d3d2d1d001116d4d3d2d1d00117d5d4d3d2d1d0018d6d5d4d3d2d1d00901111111送數(shù)由表8－3可見，右移操作七次之后，Q7變?yōu)?，S1S0又變?yōu)?1，說明串行輸入結(jié)束。這時，串行輸入的數(shù)碼已經(jīng)轉(zhuǎn)換成了并行輸出了。當(dāng)再來一個CP脈沖時，電路又重新執(zhí)行一次并行輸入，為第二組串行數(shù)碼轉(zhuǎn)換作好了準(zhǔn)備。五、實(shí)驗(yàn)注意事項(xiàng)1、注意集成塊功能端有效的狀態(tài)。2、使用移位寄存器的時候注意左移和右移的方向。六、實(shí)驗(yàn)報(bào)告要求按要求完成上述內(nèi)容，并總結(jié)時序電路特點(diǎn)。實(shí)驗(yàn)九555定時器的應(yīng)用設(shè)計(jì) 一、實(shí)驗(yàn)?zāi)康?、熟悉555定時器的工作原理。2、熟悉555定時器的典型應(yīng)用。3、了解定時元件對輸出信號周期及脈沖寬度的影響。 二、實(shí)驗(yàn)設(shè)備及器件 1、555定時器、電阻、電容2、雙蹤示波器3、萬用表4、連續(xù)脈沖源5、音頻信號源6、數(shù)字頻率計(jì)三、實(shí)驗(yàn)原理 集成時基電路又稱為集成定時器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應(yīng)用十分廣泛。它是一種產(chǎn)生時間延遲和多種脈沖信號的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個5K電阻，故取名555電路。其電路類型有雙極型和CMOS型兩大類，二者的結(jié)構(gòu)與工作原理類似。幾乎所有的雙極型產(chǎn)品型號最后的三位數(shù)碼都是555或556；所有的CMOS產(chǎn)品型號最后四位數(shù)碼都是7555或7556，二者的邏輯功能和引腳排列完全相同，易于互換。555輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為+3～+18V。1、555電路的工作原理555電路的內(nèi)部電路方框圖如圖9－1所示。它含有兩個電壓比較器，一個基本RS觸發(fā)器，一個放電開關(guān)管T，比較器的參考電壓由三只5KΩ的電阻器構(gòu)成的分壓器提供。它們分別使高電平比較器A1的同相輸入端和低電平比較器A2的反相輸入端的參考電平為和。A1與A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當(dāng)輸入信號自6腳，即高電平觸發(fā)輸入并超過參考電平時，觸發(fā)器復(fù)位，555的輸出端3腳輸出低電平，同時放電開關(guān)管導(dǎo)通；當(dāng)輸入信號自2腳輸入并低于時，觸發(fā)器置位，555的3腳輸出高電平，同時放電開關(guān)管截止。(a)(b)圖9－1555定時器內(nèi)部框圖及引腳排列 ：復(fù)位端（4腳），當(dāng)＝0，555輸出低電平。平時端開路或接VCC。VC：控制電壓端（5腳），平時輸出作為比較器A1的參考電平，當(dāng)5腳外接一個輸入電壓，即改變了比較器的參考電平，從而實(shí)現(xiàn)對輸出的另一種控制，在不接外加電壓時，通常接一個0.01μf的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。T：放電管，當(dāng)T導(dǎo)通時，將給接于腳7的電容器提供低阻放電通路。555定時器主要是與電阻、電容構(gòu)成充放電電路，并由兩個比較器來檢測電容器上的電壓，以確定輸出電平的高低和放電開關(guān)管的通斷。這就很方便地構(gòu)成從微秒到數(shù)十分鐘的延時電路，可方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器，施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。2、555定時器的典型應(yīng)用（1）構(gòu)成單穩(wěn)態(tài)觸發(fā)器（2）構(gòu)成多諧振蕩器（3）構(gòu)成施密特觸發(fā)器 四、實(shí)驗(yàn)內(nèi)容1、按圖9－2接線，用雙蹤示波器觀測vc與vo的波形，測定頻率。圖9－2多諧振蕩器 2、模擬聲響電路按圖9－3接線，組成兩個多諧振蕩器，調(diào)節(jié)定時元件，使Ⅰ輸出較低頻率，Ⅱ輸出較高頻率，連好線，接通電源，試聽音響效果。調(diào)換外接阻容元件，再試聽音響效果。圖9－3模擬聲響電路五、實(shí)驗(yàn)報(bào)告要求1、按實(shí)驗(yàn)內(nèi)容各步要求整理實(shí)驗(yàn)數(shù)據(jù)。2、若將圖9-2改成的占空比可調(diào)的多諧振蕩器，應(yīng)如何設(shè)計(jì)？實(shí)驗(yàn)十模數(shù)轉(zhuǎn)換器測試一、實(shí)驗(yàn)?zāi)康?、熟悉A/D轉(zhuǎn)換器的工作原理。2、熟悉A/D轉(zhuǎn)換器集成芯片DAC0809的性能，學(xué)習(xí)其使用方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字實(shí)驗(yàn)板1塊2、集成電路DAC08091片3、電位器10kΩ、1kΩ各一只三、實(shí)驗(yàn)原理在數(shù)字電子技術(shù)的很多應(yīng)用場合往往需要把模擬量轉(zhuǎn)換為數(shù)字量，稱為模/數(shù)轉(zhuǎn)換器（AD轉(zhuǎn)換器，簡稱ADC），完成這種轉(zhuǎn)換的線路有多種，特別是單片大規(guī)模集成轉(zhuǎn)換器問世，為實(shí)現(xiàn)上述的轉(zhuǎn)換提供了極大的方便。使用者可借助于手冊提供的器件性能指標(biāo)及典型應(yīng)用電路，即可正確使用這些器件。本實(shí)驗(yàn)將采用大規(guī)模集成電路ADC0809實(shí)現(xiàn)A轉(zhuǎn)換。1、轉(zhuǎn)換器ADC0809ADC0809是采用CMOS工藝制成的單片8位8通道逐次漸近型模數(shù)轉(zhuǎn)換器，其邏輯框圖及引腳排列如圖10－1所示。器件的核心部分是8位轉(zhuǎn)換器，它由比較器、逐次漸近寄存器、轉(zhuǎn)換器及控制和定時5部分組成。圖10－1ADC0809轉(zhuǎn)換器邏輯框圖及引腳排列2、ADC0809的引腳功能說明如下：IN0－IN7：8路模擬信號輸入端A2、A1、A0：地址輸入端ALE：地址鎖存允許輸入信號，在此腳施加正脈沖，上升沿有效，此時鎖存地址碼，從而選通相應(yīng)的模擬信號通道，以便進(jìn)行轉(zhuǎn)換。START：啟動信號輸入端，應(yīng)在此腳施加正脈沖，當(dāng)上升沿到達(dá)時，內(nèi)部逐次逼近寄存器復(fù)位，在下降沿到達(dá)后，開始轉(zhuǎn)換過程。EOC：轉(zhuǎn)換結(jié)束輸出信號（轉(zhuǎn)換結(jié)束標(biāo)志），高電平有效。OE：輸入允許信號，高電平有效。CLOCK(CP)：時鐘信號輸入端，外接時鐘頻率一般為640KHz。Vcc：＋5V單電源供電VREF(+)、VREF(-)：基準(zhǔn)電壓的正極、負(fù)極。一般VREF(+)接+5V電源，VREF(-)接地。D7－D0：數(shù)字信號輸出端（1）模擬量輸入通道選擇8路模擬開關(guān)由A2、A1、A0三地址輸入端選通8路模擬信號中的任何一路進(jìn)行AD轉(zhuǎn)換，地址譯碼與模擬輸入通道的選通關(guān)系如表10－1所示。表10－1被選模擬通道IN0IN1IN2IN3IN4IN5IN6IN7地址A200001111A100110011A001010101（2）A/D轉(zhuǎn)換過程在啟動端（START）加啟動脈沖（正脈沖），A/D轉(zhuǎn)換即開始。如將啟動端（START）與轉(zhuǎn)換結(jié)束端（EOC）直接相連，轉(zhuǎn)換將是連續(xù)的，在用這種轉(zhuǎn)換方式時，開始應(yīng)在外部加啟動脈沖。四、實(shí)驗(yàn)內(nèi)容1、實(shí)驗(yàn)板上搭接電路按圖10-2所示電路接線，其中輸出端D7～D0分別接發(fā)光二極管LED，CLOCK接連續(xù)脈沖（頻率大于1kHz）。圖10－2A/D轉(zhuǎn)換器實(shí)驗(yàn)線路2、記錄實(shí)驗(yàn)結(jié)果（1）八路輸入模擬信號1V～4.5V，由+5V電源經(jīng)電阻R分壓組成；變換結(jié)果D0～D7接邏輯電平顯示器輸入插口，CP時鐘脈沖由計(jì)數(shù)脈沖源提供,取f＝6KHz；A0～A2地址端接邏輯電平輸出插口。（2）接通電源后，在啟動端（START）加一正單次脈沖，下降沿一到即開始A/D轉(zhuǎn)換。（3）按表10－2的要求觀察，記錄IN0～I(xiàn)N7八路模擬信號的轉(zhuǎn)換結(jié)果，并將轉(zhuǎn)換結(jié)果換算成十進(jìn)制數(shù)表示的電壓值，并與數(shù)字電壓表實(shí)測的各路輸入電壓值進(jìn)行比較，分析誤差原因。表10－2被選模擬通道輸入模擬量地址輸出數(shù)字量INVi（V）A2A1A0D7D6D5D4D3D2D1D0十進(jìn)制IN04.5000IN14.0001IN23.5010IN33.0011IN42.5100IN52.0101IN61.5110IN71.0111五、實(shí)驗(yàn)注意事項(xiàng)1、各個儀器的正確使用。 2、集成塊端口較多，注意各個端口的正確連接。六、實(shí)驗(yàn)報(bào)告要求整理實(shí)驗(yàn)數(shù)據(jù)并填表并分析實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)十一數(shù)模轉(zhuǎn)換器測試一、實(shí)驗(yàn)?zāi)康?、熟悉D/A轉(zhuǎn)換器的工作原理。2、熟悉D/A轉(zhuǎn)換器集成芯片AD557的性能，學(xué)習(xí)其使用方法。二、實(shí)驗(yàn)設(shè)備及器件1、數(shù)字實(shí)驗(yàn)板1塊2、萬用表1塊3、集成電路AD557一片三、實(shí)驗(yàn)原理數(shù)字量轉(zhuǎn)換成模擬量，稱為數(shù)模轉(zhuǎn)換器（轉(zhuǎn)換器，簡稱DAC）。完成這種轉(zhuǎn)換的線路有多種，特別是單片大規(guī)模集成轉(zhuǎn)換器問世，為實(shí)現(xiàn)上述的轉(zhuǎn)換提供了極大的方便。使用者可借助于手冊提供的器件性能指標(biāo)及典型應(yīng)用電路，即可正確使用這些器件。本實(shí)驗(yàn)將采用AD557實(shí)現(xiàn)DA轉(zhuǎn)換。1、轉(zhuǎn)換器AD557AD557是一款完整的電壓輸出8位數(shù)模轉(zhuǎn)換器，它將輸出放大器、完全微處理器接口以及精密基準(zhǔn)電壓源集成在單芯片上。無需外部元件或調(diào)整，就能以全精度將8位數(shù)據(jù)總線與模擬系統(tǒng)進(jìn)行接口。圖11－1是AD557的邏輯框圖及引腳排列。圖11－1AD557D/A轉(zhuǎn)換器邏輯框圖和引腳排列器件的核心部分采用倒T型電阻網(wǎng)絡(luò)的8位轉(zhuǎn)換器，如圖11－2所示。它是由倒T型R－2R電阻網(wǎng)絡(luò)、模擬開關(guān)、運(yùn)算放大器和參考電壓VREF四部分組成。圖11－2倒T型電阻網(wǎng)絡(luò)轉(zhuǎn)換電路運(yùn)放的輸出電壓為：…)由上式可見，輸出電壓VO與輸入的數(shù)字量成正比，這就實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。一個8位的轉(zhuǎn)換器，它有8個輸入端，每個輸入端是8位二進(jìn)制數(shù)的一位，有一個模擬輸出端，輸入可有28＝256個不同的二進(jìn)制組態(tài)，輸出為256個電壓之一，即輸出電壓不是整個電壓范圍內(nèi)任意值，而只能是256個可能值。AD557特性如下：完整8位DAC電壓輸出：0V至2.56V內(nèi)部精密帶隙基準(zhǔn)電壓源單電源供電：5V(±10%)完全微處理器接口快速建立時間：1xxs內(nèi)電壓達(dá)到±1/2LSB精度低功耗：75mW無需用戶調(diào)整在工作溫度范圍內(nèi)保證單調(diào)性規(guī)定了Tmin至Tmax的所有誤差小型16引腳DIP或20引腳PLCC封裝低成本2、AD557的引腳功能說明如下：BIT8至BIT1：數(shù)字信號輸入端,控制信號輸入端Vcc：電源電壓（＋5～＋15）VGND:地線Vout：轉(zhuǎn)換電壓輸出eq\x\(CE)eq\x\()四、實(shí)驗(yàn)內(nèi)容1、實(shí)驗(yàn)臺上搭接電路(1)按圖11－3接線，電路接成直通方式，即,接地；VCC接+5V電源；BIT1～BIT8接邏輯開關(guān)的輸出插口，輸出端Vout接直流數(shù)字電壓表。(2)按表11－1所列的輸入數(shù)字信號，用數(shù)字電壓表測量運(yùn)放的輸出電壓Vout，并將測量結(jié)果填入表中，并與理論值進(jìn)行比較。圖11-3D/A轉(zhuǎn)換器實(shí)驗(yàn)線路2、記錄實(shí)驗(yàn)結(jié)果于表11-1。表11-1五、實(shí)驗(yàn)注意事項(xiàng)1、各個儀器的正確使用。 2、集成塊端口較多，注意各個端口的正確連接。六、實(shí)驗(yàn)報(bào)告要求按要求完成實(shí)驗(yàn)內(nèi)容，并比較AD557與ADC0832的性能特點(diǎn)。實(shí)驗(yàn)十二點(diǎn)陣顯示一、實(shí)驗(yàn)?zāi)康牧私獍l(fā)光二極管點(diǎn)陣顯示器的工作原理及電路組成。根據(jù)其原理設(shè)計(jì)漢字顯示電路。二、設(shè)計(jì)任務(wù)用一塊8*8發(fā)光二極管點(diǎn)陣顯示漢字。顯示內(nèi)容自選，但不少于一個漢字。人眼不易察覺閃爍。至少實(shí)現(xiàn)一種自動循環(huán)顯示方式。三、參考器件555定時器，二進(jìn)制同步計(jì)數(shù)器（74HC161）,雙四選一數(shù)據(jù)選擇器（74HC153）,3線--8線譯碼器（74HC138）,或門（74HC32）,四2輸入與非門（74HC00）,六反相器（74HC04）,8*8點(diǎn)陣。四、實(shí)驗(yàn)原理1、8X8點(diǎn)陣LED工作原理說明8X8點(diǎn)陣LED結(jié)構(gòu)如圖12.1所示圖12.1從圖12.1中可以看出，8X8點(diǎn)陣共需要64個發(fā)光二極管組成，且每個發(fā)光二極管是放置在行線和列線的交叉點(diǎn)上，當(dāng)對應(yīng)的某一列置1電平，某一行置0電平，則相應(yīng)的二極管就亮；因此要實(shí)現(xiàn)一根柱形的亮法，如圖12.1所示，對應(yīng)的一列為一根豎柱，或者對應(yīng)的一行為一根橫柱，因此實(shí)現(xiàn)柱的亮的方法如下所述：一根豎柱：對應(yīng)的列置1，而行則采用掃描的方法來實(shí)現(xiàn)。一根橫柱：對應(yīng)的行置0，而列則采用掃描的方法來實(shí)現(xiàn)。2、設(shè)計(jì)提示：用數(shù)據(jù)選擇器對漢字進(jìn)行編碼，行選線和列選線產(chǎn)生電路分別對顯示屏的行和列提供選通線；通過對數(shù)據(jù)選擇器數(shù)據(jù)輸入端D0D7的信號的控制來實(shí)現(xiàn)漢字的循環(huán)；計(jì)數(shù)器為數(shù)據(jù)選擇器與譯碼器提供地址輸入，計(jì)數(shù)脈沖可由555構(gòu)成的多諧振蕩器提供。電路的工作原理：時鐘脈沖輸入時，計(jì)數(shù)器進(jìn)行計(jì)數(shù)，由分頻器控制的數(shù)據(jù)選擇器數(shù)據(jù)輸入端D0D7的信號循環(huán)變化以驅(qū)動列選線產(chǎn)生不同信號輸出，計(jì)數(shù)同時又為行選線提供地址線，隨著計(jì)數(shù)器的變化，點(diǎn)陣逐行掃描，顯示屏上顯示出字符。列選線是由分頻器的高位輸出作為數(shù)據(jù)選擇器的高位地址端，通過降維將其轉(zhuǎn)化為數(shù)據(jù)選擇器的數(shù)據(jù)輸入端D0D7的信號。由計(jì)數(shù)器的輸出低三位作為數(shù)據(jù)選擇器的地址控制信號，選擇輸出D0D7,以實(shí)現(xiàn)數(shù)字循環(huán)顯示。電路總體框圖：電路總體框圖如圖12.2圖12.2五、實(shí)驗(yàn)要求按照設(shè)計(jì)任務(wù)設(shè)計(jì)電路，然后在仿真軟件上進(jìn)行虛擬實(shí)驗(yàn)，正確后在實(shí)驗(yàn)板上搭建實(shí)驗(yàn)電路，觀察顯示的漢字是否正確，如果不正確排除故障直至正確為止。最后一步是撰寫實(shí)驗(yàn)報(bào)告，整理文檔，對實(shí)驗(yàn)進(jìn)行總結(jié)。實(shí)驗(yàn)十三數(shù)字時鐘的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握各芯片的邏輯功能及使用方法。2、掌握數(shù)字鐘的設(shè)計(jì)方法和和計(jì)數(shù)器相互級聯(lián)的方法。3、掌握數(shù)字系統(tǒng)的設(shè)計(jì)和數(shù)字系統(tǒng)功能的測試方法。4、掌握數(shù)字系統(tǒng)的制作和布線方法。二、設(shè)計(jì)任務(wù)1、數(shù)字鐘具有顯示分、秒的功能；2、有校時功能，可以對分進(jìn)行校時，使其校正到標(biāo)準(zhǔn)時間；3、計(jì)時過程具有報(bào)時功能，當(dāng)時間到達(dá)整點(diǎn)前10秒進(jìn)行蜂鳴報(bào)時，報(bào)時聲音四低一高；并且要求走時準(zhǔn)確。三、參考器件74HC90,74HC47,74HC51,74HC30,74HC08,74HC04四、實(shí)驗(yàn)原理1、設(shè)計(jì)總體框圖如圖13.1圖13.12、各部分單元的設(shè)計(jì)提示與分析：1）時鐘源它是數(shù)字式時鐘的核心，它保證了時鐘的走時準(zhǔn)確及穩(wěn)定。2Hz的脈沖信號由CPLD輸出的信號經(jīng)分頻得到。2）時間計(jì)數(shù)單元時間計(jì)數(shù)單元有分計(jì)數(shù)和秒計(jì)數(shù)等幾個部分。分計(jì)數(shù)和秒計(jì)數(shù)單元為60進(jìn)制計(jì)數(shù)器，其輸出為8421BCD碼。本實(shí)驗(yàn)可以采取74HC90，用兩塊芯片進(jìn)行級聯(lián)來產(chǎn)生60進(jìn)制計(jì)數(shù)器。秒個位計(jì)數(shù)單元為10進(jìn)制計(jì)數(shù)器，無需進(jìn)制轉(zhuǎn)換，只需將Ｑ0與ＣＰ1（下降沿有效）相連即可。ＣＰ1（下降沒效）與１ＨZ秒輸入信號相連，Ｑ3可作為向上的進(jìn)位信號與秒十位計(jì)數(shù)單元的ＣＰ1相連。秒十位計(jì)數(shù)單元為６進(jìn)制計(jì)數(shù)器，需要進(jìn)制轉(zhuǎn)換。其中Ｑ2可作為向上的進(jìn)位信號與分個位的計(jì)數(shù)單元的ＣＰ0相連。分個位和分十位計(jì)數(shù)單元電路結(jié)構(gòu)分別與秒個位和秒十位計(jì)數(shù)單元完全相同，也是分個位計(jì)數(shù)單元的Ｑ3作為向上的進(jìn)位信號應(yīng)與分十位計(jì)數(shù)單元的ＣＰ0相連，如果有時計(jì)數(shù)單元的話，分十位計(jì)數(shù)單元的Ｑ2作為向上的進(jìn)位信號應(yīng)與時個位計(jì)數(shù)單元的ＣＰ0相連。3）譯碼驅(qū)動及顯示單元計(jì)數(shù)器實(shí)現(xiàn)了對時間的累計(jì)以8421BCD碼形式輸出，選用顯示譯碼電路將計(jì)數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流，可以選用74HC47作為顯示譯碼電路，可以選用八段共陽LED數(shù)碼管作為顯示單元電路。4）校時電路當(dāng)重新接通電源或走時出現(xiàn)誤差時都需要對時間進(jìn)行校正。通常，校正時間的方法是：首先截?cái)嗾５挠?jì)數(shù)通路，然后再進(jìn)行人工出觸發(fā)計(jì)數(shù)或?qū)㈩l率較高的方波信號加到需要校正的計(jì)數(shù)單元的輸入端，校正好后，再轉(zhuǎn)入正常計(jì)時狀態(tài)即可。5）整點(diǎn)報(bào)時電路一般時鐘都應(yīng)具備整點(diǎn)報(bào)時電路功能，即在時間出現(xiàn)整點(diǎn)前數(shù)秒內(nèi)，數(shù)字鐘會自動報(bào)時，以示提醒。其作用方式是發(fā)出連續(xù)的或有節(jié)奏的音頻聲波，較復(fù)雜的也可以是實(shí)時語音提示。根據(jù)要求，電路應(yīng)在整點(diǎn)前10秒鐘內(nèi)開始整點(diǎn)報(bào)時，即當(dāng)時間在59分51秒到59分59秒期間時，報(bào)時電路輸出控制信號。五、實(shí)驗(yàn)要求按照設(shè)計(jì)任務(wù)設(shè)計(jì)電路，然后在仿真軟件上進(jìn)行虛擬實(shí)驗(yàn)，正確后在實(shí)驗(yàn)板上搭建實(shí)驗(yàn)電路，觀察顯示是否正確，如果不正確排除故障直至正確為止。最后一步是撰寫實(shí)驗(yàn)報(bào)告，整理文檔，對實(shí)驗(yàn)進(jìn)行總結(jié)。附錄電路板介紹1，主實(shí)驗(yàn)板功能部件分布圖：2，CPLD信號源板的功能部件分布圖：JTAGCPLD管腳輸出JTAGCPLD管腳輸出板子的對準(zhǔn)點(diǎn)板子的對準(zhǔn)點(diǎn)USB 電源USB 電源3，信號源板的輸出信號介紹： 8腳與晶振的輸出相連，7腳輸出6KHz，6腳輸出0.5Hz，17腳輸出1Hz16腳輸出2Hz15腳輸出4Hz數(shù)字電路實(shí)驗(yàn)基礎(chǔ)知識一.實(shí)驗(yàn)的基本過程實(shí)驗(yàn)的基本過程，應(yīng)包括確定實(shí)驗(yàn)內(nèi)容，選定最佳的實(shí)驗(yàn)方法和實(shí)驗(yàn)線路，擬出較好的實(shí)驗(yàn)步驟，合理選擇儀器設(shè)備和元器件，進(jìn)行連接安裝和調(diào)試，最后寫出完整的實(shí)驗(yàn)報(bào)告。在進(jìn)行數(shù)字電路實(shí)驗(yàn)時，充分掌握和正確利用集成元件及其構(gòu)成的數(shù)字電路獨(dú)有的特點(diǎn)和規(guī)律，可以收到事半功倍的效果，對于完成每一個實(shí)驗(yàn)，應(yīng)做好實(shí)驗(yàn)預(yù)習(xí)，實(shí)驗(yàn)記錄和實(shí)驗(yàn)報(bào)告等環(huán)節(jié)。實(shí)驗(yàn)預(yù)習(xí)認(rèn)真預(yù)習(xí)是做好實(shí)驗(yàn)的關(guān)鍵，預(yù)習(xí)好壞，不僅關(guān)系到實(shí)驗(yàn)?zāi)芊耥樌M(jìn)行，而且直接影響實(shí)驗(yàn)效果，預(yù)習(xí)應(yīng)按本教材的實(shí)驗(yàn)預(yù)習(xí)要求進(jìn)行，在每次實(shí)驗(yàn)前首先要認(rèn)真復(fù)習(xí)有關(guān)實(shí)驗(yàn)的基本原理，掌握有關(guān)器件使用方法，對如何著手實(shí)驗(yàn)做到心中有數(shù)，通過預(yù)習(xí)還應(yīng)做好實(shí)驗(yàn)前的準(zhǔn)備，寫出一份預(yù)習(xí)報(bào)告，其內(nèi)容包括：1．繪出設(shè)計(jì)好的實(shí)驗(yàn)電路圖，該圖應(yīng)該是邏輯圖和連線圖的混合，既便于連接線，又反映電路原理，并在圖上標(biāo)出器件型號、使用的引腳號及元件數(shù)值，必要時還須用文字說明。2．?dāng)M定實(shí)驗(yàn)方法和步驟。3．?dāng)M好記錄實(shí)驗(yàn)數(shù)據(jù)的表格和波形座標(biāo)。4．列出元器件單。實(shí)驗(yàn)記錄實(shí)驗(yàn)記錄是實(shí)驗(yàn)過程中獲得的第一手資料，測試過程中所測試的數(shù)據(jù)和波形必須和理論基本一致，所以記錄必須清楚、合理、正確，若不正確，則要現(xiàn)場及時重復(fù)測試，找出原因。實(shí)驗(yàn)記錄應(yīng)包括如下內(nèi)容：1.實(shí)驗(yàn)任務(wù)、名稱及內(nèi)容。2.實(shí)驗(yàn)數(shù)據(jù)和波形以及實(shí)驗(yàn)中出現(xiàn)的現(xiàn)象，從記錄中應(yīng)能初步判斷實(shí)驗(yàn)的正確性。3.記錄波形時，應(yīng)注意輸入、輸出波形的時間相位關(guān)系，在座標(biāo)中上下對齊。4.實(shí)驗(yàn)中實(shí)際使用的儀器型號和編號以及元器件使用情況。5.實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)報(bào)告是培養(yǎng)學(xué)生科學(xué)實(shí)驗(yàn)的總結(jié)能力和分析思維能力的有效手段，也是一項(xiàng)重要的基本功訓(xùn)練，它能很好地鞏固實(shí)驗(yàn)成果，加深對基本理論的認(rèn)識和理解，從而進(jìn)一步擴(kuò)大知識面。實(shí)驗(yàn)報(bào)告是一份技術(shù)總結(jié)，要求文字簡潔，內(nèi)容清楚，圖表工整。報(bào)告內(nèi)容應(yīng)包括實(shí)驗(yàn)?zāi)康摹?shí)驗(yàn)內(nèi)容和結(jié)果、實(shí)驗(yàn)使用儀器和元器件以及分析討論等，其中實(shí)驗(yàn)內(nèi)容和結(jié)果是報(bào)告的主要部分，它應(yīng)包括實(shí)際完成的全部實(shí)驗(yàn)，并且要按實(shí)驗(yàn)任務(wù)逐個書寫，每個實(shí)驗(yàn)任務(wù)應(yīng)有如下內(nèi)容：1)實(shí)驗(yàn)課題的方框圖、邏輯圖（或測試電路）、狀態(tài)圖，真值表以及文字說明等，對于設(shè)計(jì)性課題，還應(yīng)有整個設(shè)計(jì)過程和關(guān)鍵的設(shè)計(jì)技巧說明。2)實(shí)驗(yàn)記錄和經(jīng)過整理的數(shù)據(jù)、表格、曲線和波形圖，其中表格、曲線和波形圖應(yīng)利用三角板、曲線板等工具描繪，力求畫得準(zhǔn)確，不得隨手示意畫出。3)實(shí)驗(yàn)結(jié)果分析、討論及結(jié)論，對討論的范圍，沒有嚴(yán)格要求，一般應(yīng)對重要的實(shí)驗(yàn)現(xiàn)象，結(jié)論加以討論，以使進(jìn)一步加深理解，此外，對實(shí)驗(yàn)中的異?，F(xiàn)象，可作一些簡要說明，實(shí)驗(yàn)中有何收獲，可談一些心得體會。二.實(shí)驗(yàn)中操作規(guī)范和常見故障檢查方法實(shí)驗(yàn)中操作的正確與否對實(shí)驗(yàn)結(jié)果影響甚大。因些，實(shí)驗(yàn)者需要注意按以下規(guī)程進(jìn)行。1.搭接實(shí)驗(yàn)電路前，應(yīng)對儀器設(shè)備進(jìn)行必要的檢查校準(zhǔn)，對所用集成電路進(jìn)行功能測試。2.搭接電路時，應(yīng)遵循正確的布線原則和操作步驟（即要按照先接線后通電，做完后，先斷電再拆線的步驟）。3.掌握科學(xué)的調(diào)試方法，有效地分析并檢查故障，以確保電路工作穩(wěn)定可靠。4.仔細(xì)觀察實(shí)驗(yàn)現(xiàn)象，完整準(zhǔn)確地記錄實(shí)驗(yàn)數(shù)據(jù)并與理論值進(jìn)行比較分析。5.實(shí)驗(yàn)完畢，經(jīng)指導(dǎo)教師同意后，可關(guān)斷電源拆除連線，整理好放在實(shí)驗(yàn)箱內(nèi)，并將實(shí)驗(yàn)臺清理干凈、擺放整潔。(一)布線原則：應(yīng)便于檢查，排除故障和更換器件。在數(shù)字電路實(shí)驗(yàn)中，有錯誤布線引起的故障，常占很大比例。布線錯誤不僅會引起電路故障，嚴(yán)重時甚至?xí)p壞器件，因此，注意布線的合理性和科學(xué)性是十分必要的，正確的布線原則大致有以下幾點(diǎn)：1.接插集成電路時，先校準(zhǔn)兩排引腳，使之與實(shí)驗(yàn)底板上的插孔對應(yīng)，輕輕用力將電路插上，然后在確定引腳與插孔完全吻合后，再稍用力將其插緊，以免集成電路的引腳彎曲，折斷或者接觸不良。2.不允許將集成電路方向插反，一般IC的方向是缺口（或標(biāo)記）朝左，引腳序號從左下方的第一個引腳開始，按逆時鐘方向依次遞增至左上方的第一個引腳。3.導(dǎo)線應(yīng)粗細(xì)適當(dāng)，一般選取直徑為0.6～0.8mm的單股導(dǎo)線，最好采用各種色線以區(qū)別不同用途，如電源線用紅色，地區(qū)用黑色筆。4.布線應(yīng)有秩序地進(jìn)行，隨意亂接容易造成漏接錯接，較好的方法是接好固定電平點(diǎn)，如電源線、地線、門電路閑置輸入端、觸發(fā)器異步置位復(fù)位端等，其次，在按信號源的順序從輸入到輸出依次布線。5.連線應(yīng)避免過長，避免從集成元件上方跨接，避免過多的重疊交錯，以利于布線、更換元器件以及故障檢查和排除。6.當(dāng)實(shí)驗(yàn)電路的規(guī)模較大時，應(yīng)注意集成元器件的合理布局，以便得到最佳布線，布線時，順便對單個集成元件進(jìn)行功能測試。這是一種良好的習(xí)慣，實(shí)際上這樣做不會增加布線工作量。7.應(yīng)當(dāng)指出，布線和調(diào)試工作是不能截然分開的，往往需要交替進(jìn)行，對大型實(shí)驗(yàn)元器件很多的，可將總電路按其功能劃分為若干相對獨(dú)立的部分，逐個布線、調(diào)試（分調(diào)），然后將各部分連接起來（聯(lián)調(diào)）。(二)故障檢查實(shí)驗(yàn)中，如果電路不能完成預(yù)定的邏輯功能時，就稱電路有故障，產(chǎn)生故障的原因大致可以歸納以下四個方面：1.操作不當(dāng)（如布線錯誤等）2.設(shè)計(jì)不當(dāng)（如電路出現(xiàn)險象等）3.元器件使用不當(dāng)或功能不正常4.儀器（主要指數(shù)字電路實(shí)驗(yàn)箱）和集成元件本身出現(xiàn)故障。因此，上述四點(diǎn)應(yīng)作為檢查故障的主要線索，以下介紹幾種常見的故障檢查方法：1)查線法：由于在實(shí)驗(yàn)中大部分故障都是由于布線錯誤引起的，因此，在故障發(fā)生時，復(fù)查電路連線為排除故障的有效方法。應(yīng)著重注意：有無漏線、錯線，導(dǎo)線與插孔接觸是否可靠，集成電路是否插牢、集成電路是否插反等。2)觀察法：用萬用表直接測量各集成塊的Vcc端是否加上電源電壓；輸入信號，時鐘脈沖等是否加到實(shí)驗(yàn)電路上，觀察輸出端有無反應(yīng)。重復(fù)測試觀察故障現(xiàn)象，然后對某一故障狀態(tài)，用萬用表測試各輸入/輸出端的直流電平，從而判斷出是否是插座板、集成塊引腳連接線等原因造成的故障。3)信號注入法在電路的每一級輸入端加上特定信號，觀察該級輸出響應(yīng)，從而確定該級是否有故障，必要時可以切斷周圍連線，避免相互影響。4)信號尋跡法在電路的輸入端加上特定信號，按照信號流向逐線檢查是否有響應(yīng)和是否正確，必要時可多次輸入不同信號。5)替換法對于多輸入端器件，如有多余端則可調(diào)換另一輸入端試用。必要時可更換器件，以檢查器件功能不正常所引起的故障。6)動態(tài)逐線跟蹤檢查法對于時序電路，可輸入時鐘信號按信號流向依次檢查各級波形，直到找出故障點(diǎn)為止。7)斷開反饋線檢查法對于含有反饋線的閉合電路，應(yīng)該設(shè)法斷開反饋線進(jìn)行檢查，或進(jìn)行狀態(tài)預(yù)置后再進(jìn)行檢查。以上檢查故障的方法，是指在儀器工作正常的前提下進(jìn)行的，如果實(shí)驗(yàn)時電路功能測不出來，則應(yīng)首先檢查供電情況，若電源電壓已加上，便可把有關(guān)輸出端直接接到0—1顯示器上檢查，若邏輯開關(guān)無輸出，或單次CP無輸出，則是開關(guān)接觸不好或是內(nèi)部電路壞了，一般就是集成器件壞了。需要強(qiáng)調(diào)指出，實(shí)驗(yàn)經(jīng)驗(yàn)對于故障檢查是大有幫助的，但只要充分預(yù)習(xí)，掌握基本理論和實(shí)驗(yàn)原理，就不難用邏輯思維的方法較好地判斷和排除故障。三、數(shù)字集成電路概述、特點(diǎn)及使用須知(一)概述：當(dāng)今，數(shù)字電子電路幾乎已完全集成化了。因此，充分掌握和正確使用數(shù)字集成電路，用以構(gòu)成數(shù)字邏輯系統(tǒng)，就成為數(shù)字電子技術(shù)的核心內(nèi)容之一。集成電路按集成度可分為小規(guī)模、中規(guī)模、大規(guī)模和超大規(guī)模等。小規(guī)模集成電路（SSI）是在一塊硅片上制成約1～10個門，通常為邏輯單元電路，如邏輯門、觸發(fā)器等。中規(guī)模集成電路（MSI）的集成度約為10～100門/片，通常是邏輯功能電路，如譯碼器、數(shù)據(jù)選擇器、計(jì)數(shù)器、寄存器等。大規(guī)模集成電路（LSI）的集成度約為100門/片以上，超大規(guī)模（VLSI）約為1000門/片以上，通常是一個小的數(shù)字邏輯系統(tǒng)?，F(xiàn)已制成規(guī)模更大的極大規(guī)模集成電路。數(shù)字集成電路還可分為雙極型電路和單極型電路兩種。雙極型電路中有代表性的是TTL電路；單極型電路中有代表性的是CMOS電路。國產(chǎn)TTL集成電路的標(biāo)準(zhǔn)系列為CT54/74系列或CT0000系列，其功能和外引線排列與國際54/74系列相同。國產(chǎn)CMOS集成電路主要為CC（CH）4000系列，其功能和外引線排列與國際CD4000系列相對應(yīng)。高速CMOS系列中，74HC和74HCT系列與TTL74系列相對應(yīng)，74HC4000系列與CC4000系列相對應(yīng)。部分?jǐn)?shù)字集成電路的邏輯表達(dá)式、外引線排列圖列于附錄中。邏輯表達(dá)式或功能表描述了集成電路的功能以及輸出與輸入之間的邏輯關(guān)系。為了正確使用集成電路，應(yīng)該對它們進(jìn)行認(rèn)真研究，深入理解，充分掌握。還應(yīng)對使能端的功能和連接方法給以充分的注意。必須正確了解集成電路參數(shù)的意義和數(shù)值，并按規(guī)定使用。特別是必須嚴(yán)格遵守極限參數(shù)的限定，因?yàn)榧词顾查g超出，也會使器件遭受損壞。下面具體說明集成電路的特點(diǎn)和使用須知。(二)TTL器件的特點(diǎn)：1．輸入端一般有鉗位二極管，減少了反射干擾的影響；2．輸出電阻低，增強(qiáng)了帶容性負(fù)載的能力；3．有較大的噪聲容限；4．采用+5V的電源供電。為了正常發(fā)揮器件的功能，應(yīng)使器件在推薦的條件下工作，對CT0000系列（74LS系列）器件，主要有：（1）電源電壓應(yīng)4.75～5.25V的范圍內(nèi)。（2）環(huán)境溫度在00C～700C之間。（3）高電平輸入電壓VIH>2V，低電平輸入電壓VSL<0.8V。（4）輸出電流應(yīng)小于最大推薦值（查手冊）。（5）工作頻率不能高，一般的門和觸發(fā)器的最高工作頻率約30MHZ左右。TTL器件使用須知：1．電源電壓應(yīng)嚴(yán)格保持在5V±10%的范圍內(nèi)，過高易損壞器件，過低則不能正常工作，實(shí)驗(yàn)中一般采用穩(wěn)定性好、內(nèi)阻小的直流穩(wěn)壓電源。使用時，應(yīng)特別注意電源與地線不能錯接，否則會因過大電流而造成器件損壞。2．多余輸入端最好不要懸空，雖然懸空相當(dāng)于