電磁干擾與電磁兼容課程論文3

電磁干擾與電磁兼容課程論文論文題目：PCB電磁兼容性技術專業(yè)：班級：學號：姓名：年月目錄TOC\o"1-3"\h\u9254一：電磁兼容性技術概述 一：電磁兼容性技術概述電磁兼容性是指電氣和電子系統(tǒng)、設備和裝置,在設定的電磁環(huán)境及規(guī)定的安全界限內(nèi)以設計的等級或性能運行,而不會由于電磁干擾引起損壞或不可接受的性能惡化的能力,同時也不對其他設備產(chǎn)生影響工作的干擾。電磁兼容性設計實際上就是針對電子產(chǎn)品中產(chǎn)生的電磁干擾進行優(yōu)化設計,使之成為符合各國或地區(qū)電磁兼容性標準的產(chǎn)品。PCB的電磁兼容性設計也是解決電磁兼容性問題的一個重要措施。他可以使PCB板上的各部分電路相互間無干擾,都能正常工作;可以使PCB對外的傳導發(fā)射和輻射發(fā)射盡可能降低,達到要求標準;可以使外部傳導干擾和輻射干擾對印制板上的電路基本無影響。二：PCB設計中的電磁兼容問題2.1PCB形成干擾的基本要素:(1)干擾源，指產(chǎn)生干擾的元件、設備或信號，用數(shù)學語言描述如下：du/dt,di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可能成為干擾源。(2)傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。(3)敏感器件，指容易被干擾的對象。如：A/D、D/A變換器，單片機，數(shù)字IC，弱信號放大器等。因此，抗干擾設計的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。2.2PCB中存在的電磁干擾分類：傳導干擾、串音干擾以及輻射干擾。產(chǎn)生干擾的根源是電路中電壓或電流的變化。(1)傳導干擾傳導干擾主要通過導線耦合及共模阻抗耦合來影響其它電路。例如噪音通過電源電路進入某一系統(tǒng)，所有使用該電源的電路會受到它的影響。噪音通過共模阻抗耦合的，電路與電路共同使用一根導線獲取電源電壓和接地回路，如果其中一個電路的電壓突然需要升高，那么另一電路必將因為共用電源以及兩回路之間的阻抗而降低。(2)串音干擾串音干擾是一個信號線路干擾另外一鄰近的信號路徑。它通常發(fā)生在鄰近的電路和導體上，用電路和導體的互容和互感來表征。由于串音可以由電場通過互容，磁場通過互感引起，所以考慮PCB,帶狀線上的串音問題時，最主要的問題是確定電場（互容）、磁場（互感）耦合哪個是主要的。(3)輻射干擾輻射干擾是由于空間電磁波的輻射而引入的干擾。PCB中的輻射干擾主要是電纜和內(nèi)部走線間的共模電流輻射干擾。當電磁波照射到傳輸線上時，將出現(xiàn)場到線的耦合問題，沿線引起的分布小電壓源可分解為共模（CM)和差模（DM）分量。共模電流指兩導線上振幅相差很小而相位相同的電流，差模電流則是兩導線上振幅相等而相位相反的電流。三：印制電路板電磁兼容設計原則3.1印制電路板的層數(shù)、尺寸選擇原則單面板和雙面板一般適用于低、中密度的電路，多層板適用于高密度布線、高速電路、數(shù)?；旌碗娐?。印制電路板的尺寸選擇應根據(jù)原理圖和所使用器件尺寸、相互間影響決定。最好選擇適中的尺寸。尺寸太長，導電線路就長，阻抗增加，抗噪聲能力下降。而尺寸太小，器件密集，不利于散熱，而且連線密集，容易產(chǎn)生干擾。3.2器件布局原則根據(jù)電路原理的功能單元，對電路的全部元器件進行放置。對元器件分區(qū)?？梢园床煌碾娫措妷悍謪^(qū)，或按數(shù)字電路和模擬電路分區(qū)，或按高速和低速電路分區(qū)。讓同種電源、同速度、同頻率的器件放置在一起，減小了不同組器件混放產(chǎn)生的相互間干擾。在印制板上，不同組的器件區(qū)間有一定的分割。如高壓與低壓區(qū)間以變壓器為分割，保持3mm~5mm的爬電距離。模擬電路與數(shù)字電路往往分別采用兩種電源與地面，應分別與電源連接器的地線相連，在分割線上采用磁珠或電感跨接。（2）相應地，元件的位置分區(qū)決定了連接器的分布，引出管腳安排要與元件分割一致，盡量減少不同信號環(huán)路、電源環(huán)路的重疊和干擾。（3）所有的連接器最好放在電路板的一側(cè)，避免從兩側(cè)引出。因為存在共模輻射的情況下，電纜相當于一個很好的共模發(fā)射天線，電纜在兩側(cè)比在同一側(cè)輻射要大得多。3.3地線與電源線的設計原則地線設計是印制電路板中不可忽視的問題，往往也是難度最大的一項設計?！暗鼐€”可以定義為信號流回源的低阻抗路徑，在理論上應是零電阻的實體，各接地點之間沒有電位差。實際上，地線有阻抗、有干擾，電流通過時，必然會產(chǎn)生電壓降，地環(huán)路干擾電壓在信號上產(chǎn)生干擾電流，疊加在有用信號上。（1）地線設計時應考慮分成不同的系統(tǒng)地、機殼地、數(shù)字地、模擬地等。分地目的在于防止共地線阻抗耦合干擾。但并不是完全地隔離，沒有任何電氣連接。各地線在適當?shù)奈恢?，還是要有單點的電氣連接，保持地面的連續(xù)性。（2）靠近接口部分的印制板地面要分割出來，作為專用的EMC地，也稱機殼地。EMC地上必須沒有數(shù)字信號回流，與機殼良好搭接，搭接阻抗盡可能地小?？刹扇《帱c搭接方式，保證EMC地與機殼相同電位。實際應用上，一般將I/O插座固定焊盤、板固定孔與EMC地信號走線連接，安裝時通過固定螺釘將機殼與PCB板良好連接。EMC地與數(shù)字地保持單點連接。連接器處的每條I/O線都要分別并聯(lián)去耦電容到EMC地，如表面安裝式電容，使去耦電路的電感越小越好。外部干擾如果通過接口侵入，則在EMC地區(qū)域就被去耦電容旁路到了機殼上，從而保護了內(nèi)部電路正常安全工作。（3）雙面板的數(shù)字地通常采用梳狀結(jié)構(gòu)和網(wǎng)狀結(jié)構(gòu)。（4）電源線與地線要結(jié)合一起考慮。為減少供電用導線對的特性阻抗，電源線與地線應盡可能粗，并且相互靠近，使供電環(huán)路面積減小到最低程度。電源線與地線在板兩側(cè)重疊走線，形成一對導線對，效果比電源線與地線在同側(cè)平行走線好。同一芯片的電源與地管腳，應連接到同一導線對。（5）高頻去耦電容與大容量鉭電容的使用。數(shù)字電路中，當邏輯門狀態(tài)變化時，會在電源上產(chǎn)生一個很大地尖峰電流，形成瞬間的噪聲電壓。這種情況普遍采用去耦電容，它為芯片提供了所需的電流，并且將電流變化局限在較小的范圍內(nèi)，減小了輻射。同樣，為提高抗干擾能力，在主芯片組、高速芯片、時鐘芯片、晶陣、功耗元件下我們總是盡可能地在器件下方兩面都鋪上地，并布滿通孔。（7）懸空的金屬應該接地。懸空的金屬，特別是大面積的金屬分布電容大，容易產(chǎn)生電場耦合。金屬構(gòu)件間如果有電位差，就可能產(chǎn)生共模輻射，所以必須把它們良好接地。如散熱片、屏蔽罩、金屬支架、印制板上孤立的銅箔等都應該就近接地。（8）選擇合理的導線寬度由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導線的電感成分造成的,因此應盡量減小印制導線的電感量。印制導線的電感量與其長度成正比,與其寬度成反比,因此短而精的導線對抑制干擾是有利的。時鐘引線行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流,印制導線要盡可能地短。對于分立元件電路,印制導線寬度在1.5mm左右時,即可完全滿足要求；對于集成電路,印制導線寬度可在0.2-1.0mm之間選擇。四：信號線設計原則（1）a.在設計布線時，應盡量避免長距離的平行走線：b.盡可能拉開線間的距離，減少導線之間的串擾。c.信號線與電源及地線盡量不交叉。d.印制板的線條寬度要均勻、分布密度盡量均勻。e.導線的拐角不允許為直角。（2）對不同頻率、不同電流大小、不同模塊的信號線應注意隔離。在最初的布局上，元件就要考慮分組放置。信號線走線也應分隔開，不要平行。分布在不同層上的信號線走向應相互垂直，以減少線間電場和磁場耦合干擾。（3）通常高速信號線特別是時鐘信號的引線最易產(chǎn)生電磁輻射干擾。設計時走線應盡量靠近地線回路，必要時可在兩側(cè)各加一根地線，并與地平面良好連接。不要與其他信號線平行走線，走線盡可能的短。盡量少打過孔，減少導線的不連續(xù)性。（4）信號線的布置要根據(jù)信號的流向順序安排。對于數(shù)?；旌想娐罚粌H在布局上要分成獨立的模擬部分和數(shù)字部分，而且走線也要注意分隔。（5）盡量減少信號環(huán)路的面積。對多層板，由于專門有兩層作為電源和地，能夠為所有地信號線提供最小地環(huán)路面積，所以多層板的抗干擾效果最好。時鐘和關鍵信號最好放置在鄰近地層，完整的地平面能提供最短的回流路徑。時鐘等高頻信號避免跨越地分割。信號線跨越地分割，使得信號電流無法以最小環(huán)路面積回到源頭，以差模的形式對外輻射電磁能量，且由于信號電流的回流阻抗變得很大，在電路板地平面上的噪聲電流變大，對地形成很大電壓差，從而導致對外共模輻射也很強。五：PCB電磁兼容性設計中的相關注意事項(1)用地線將時鐘區(qū)圈起來，時鐘線盡量短。(2)盡量為繼電器等提供某種形式的阻尼。(3)使用滿足系統(tǒng)要求的最低頻率時鐘。(4)時鐘產(chǎn)生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地。(5)I/O驅(qū)動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區(qū)來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。(6)閑置不用的門電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。(7)印制板盡量使用45折線而不用90折線布線以減小高頻信號對外的發(fā)射與耦合。(8)時鐘、總線、片選信號要遠離I/O線和接插件。(9)模擬電壓輸入線、參考電壓端要盡量遠離數(shù)字電路信號線，特別是時鐘。對A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。(10)石英晶體下面以及對噪聲敏感的器件下面不要走線。六：結(jié)束語電磁干擾已成為線路設計所面臨的主要問題之一，PCB設計中的抗干擾是一項實踐性非常強的技術工作。元件間的合理布局、增大布線間距、短線連接、減少布線過程中的過孔設置、降低連線的特性阻抗、避免多頻率交調(diào)影響等式減少電磁干擾的有效方法。良好的PCB設計可以大大提高系統(tǒng)的抗干擾能力，從而提高系統(tǒng)可靠性?？垢蓴_技術的PCB板設計所涉及的原則不僅限于以上所提，實際中必須從電路系統(tǒng)設計、電磁兼容性設計等多角度綜合考慮，使電子設備達到設計性能的最優(yōu)化。參考文獻：［1］王文杰,吳進.PCB的電磁兼容性設計[J].長沙航空職業(yè)技術學院學報,2003,3.［2］李本忍,寧玉杰.工業(yè)控制系統(tǒng)抗電磁干擾技術研究[J].小型微型計算機系統(tǒng)，1994,2.［3］肖麟芬.印制電路板的抗干擾設計[J].電子工程師.20