第三章-門電路

第三章門電路3.1概述門電路：實現(xiàn)基本運算、復合運算的單元電路，如與門、與非門、或門······門電路中以高/低電平表示邏輯狀態(tài)的1/0獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍正邏輯：高電平表示1，低電平表示0

負邏輯：高電平表示0，低電平表示1

1、二極管與門電路Y=AB3.2半導體二極管門電路

2、二極管或門電路Y=A+B3、三極管非門電路①uA＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時，三極管飽和導通。三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。4.TTL與非門①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。功能表真值表邏輯表達式輸入有低，輸出為高；輸入全高，輸出為低。TTL與非門常見參數(shù)（1）輸出高電平和輸出低電平（2）輸入高電平和輸入低電平（3）開門電平和關門電平開門電平是指保證與非門輸出標準低電平時，允許輸入的高電平的最低值。典型值為2V。關門電平是指保證與非門輸出標準高電平時，允許輸入的低電平的最高值。典型值為0.8V。（4）扇入系數(shù)和扇出系數(shù)扇入系數(shù)是指門電路的輸入端的個數(shù)。扇出系數(shù)是指門電路能夠驅(qū)動同類門的最大數(shù)目。（5）平均傳輸延遲時間（6）閾值電平注意：空腳即高電平5、TTL非門、或非門、與或非門、與門、或門及異或門①A=0時，T2、T5截止，T3、T4導通，Y=1。②A=1時，T2、T5導通，T3、T4截止，Y=0。TTL非門①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導通，輸出為高電平，即Y＝1。TTL或非門①A和B都為高電平（T2導通）、或C和D都為高電平（T‘2導通）時，T5飽和導通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時截止）時，T5截止、T4飽和導通，輸出Y=1。TTL與或非門與門Y=AB=AB或門Y=A+B=A+B異或門6、OC門OC門三態(tài)輸出門(TS門)：三態(tài)輸出門簡稱三態(tài)門(Three-stateGate)、TS門等。它有三種輸出狀態(tài)：即輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止狀態(tài)。注意：三態(tài)門不是指具有三種邏輯值。7、三態(tài)門（TSL門）TSL門①E＝0時，二極管D導通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關系和一般反相器相同，即：Y=A，A＝0時Y＝1，為高電平；A＝1時Y＝0，為低電平。TSL門的應用：①作多路開關：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。②信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B。③構成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。其他集成門電路CMOS數(shù)字電路的特點（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規(guī)模集成電路的功耗也不會超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應而擊穿，在使用和存放時應注意靜電屏蔽，焊接時電烙鐵應接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應根據(jù)需要接地或接高電平。使用集成電路時的注意事項（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內(nèi)，否則將導致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用